

الکترونیک دیجیتال

در بررسی ترانزیستورهای اثر میدانی

در بررسی ساختار فیزیکی خازن الکترولیت و ترانزیستور

سخت‌افزار انواع مانیتورهای صفحه‌ای

پایه مدارهای توانی صفحه‌ای

طراحی مدارهای ترکیبی

تراشه‌های مسافت CMOS

نقشه‌های ترسیم مدارها بر روی سیلک

تضمین حساسیت و تعداد ترانزیستورها در هر درگاه

مدل کردن ارتباطات

تضمین تأخیر از طریق بررسی مسائل صفحه‌ای

روش‌های کاهش تأخیر در مدارهای صفحه‌ای

اصول و عملیات عناصر زنجیره‌ای

خازن‌های صفحه‌ای

مدارهای جانبی نورسنجی در مدارات صفحه‌ای

آزاد کردن ترانزیستور

سخت‌افزار مدار


عناصر پایه‌های مدارهای صفحه‌ای در طراحی از ترانزیستورهای صفحه‌ای

چهارم ۱۵ از بیست و نه

- اسنان
- نارسا
- دیده‌بسیار (نقص‌ها)

بر اساس این جدول صحت

در نظر به نوعی اشکال تعادلی روی نوارهای انرژی قرار دارند و هر یک از آن‌ها انرژی مشخصی دارند. این انرژی‌ها با انرژی



باند هدایت

Gap

(برای سیم‌کشی)


داریم باند هدایت

نمایند که این انرژی‌ها در صفحه‌ای هستند

تبدیل می‌شود


هرگاه انرژی در سیم‌کشی اشکال از باند هدایت در تمام شود، ربع اشکال صفحه‌ای

بها ساختار ششیم نیمه هادی




ششیم اتمی سیلیکون به چهار پیوند است  
در حالت عادی خنثی است.  
می توانیم با افزودن ناخالصی به ششیم سیلیکون  
با انتقال الکترون از اتم دهنده پیوند علقه های  
ششیم و منفی را کنترل کنیم.

نیمه هادی نوع N




تعدادی از اتمهای Si را با عناصر پنج ظرفیتی جایگزین می کنیم مانند فسفر  
بار منفی نسبی

نیمه هادی نوع P




در این حالت از عناصر سه ظرفیتی مانند Al و Ga استفاده می شود  
بار مثبت نسبی



دیود جریان را از یک طرف عبور می دهد.


برای دلیل که در این علقه در جز اتصال ناخالصی P, N علقه ها نسبت اکثریت هادی است چون هادی






نسبت همدما حالت می شود با هم برابر می شوند  
+ تولید بار مثبت نسبی e و N و h و P که نوزاد  
خنثی می شوند.

clips™ تولید بر منفی نسبی P و h و N و e و N نسبت به P





ترانزیستور اثر میدانی




در ترانزیستور مشخص می‌کنند که ولت ولت است  
 و در آن اتصال بین D و S می‌باشد

$V_G = 0$

$V_D = 0$

$V_S = 0$


$V_B = 0$



با افزایش ولت  $V_G$  در میانه  
 الکترون از سمت  $V_G$  به Substrate  
 جاری می‌شود و در نتیجه ولت  
 به الکترون ها باعث  $V_G$  می‌شود  
 تبدیل می‌شود نوع P  
 در ناحیه زیر  $V_G$  به نیمه رسانای نوع N  
 در آن حال ولت  $V_G$  را می‌دهد  
 وارونگی یا Inversion می‌شود

در ولت  $V_G$  به هر سطحی برسد  $(V_G = V_{th})$  می‌تواند ولت  $V_G$  در نیمه رسانای نوع N  
 در  $V_G$  در هر سطحی که ولت  $V_G$  را می‌دهد

در تحلیل ترانزیستورهای MOS، ولتاژ در کانال و پتانسیل در طول کانال را می‌توان به صورت زیر نوشت:



$$V(x)$$

$$V(0) = V_S = 0$$

$$V(L) = V_D$$

$$C = \epsilon \frac{A}{d}$$

در هر نقطه از طول کانال

$$Q = C \cdot \Delta V$$

$$dq = C \frac{dV}{dx} = ((V_{GS} - V_{th}) - V(x)) \cdot \epsilon \frac{w dx}{t_{ox}}$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$dq = (V_{GS} - V_{th} - V(x)) \times C_{ox} \times w \times dx$$

$$i = \frac{dq}{dt} = (V_{GS} - V_{th} - V(x)) \times C_{ox} \times w \times \frac{dx}{dt}$$

سرعت حرکت  $v = \mu E$   $E = \frac{dV}{dx}$   
 mobility  $\mu$   $\rightarrow$  چگالی حامل

$$i = (V_{GS} - V_{th} - V(x)) \times C_{ox} \times w \times \mu_n \times \frac{dV(x)}{dx}$$



$$\int_0^L i dx = \int_0^{V_{DS}} (V_{GS} - V_{th} - V(x)) C_{ox} w \mu_n dV(x)$$

$$i \times L = \mu_n C_{ox} w \left( (V_{GS} - V_{th}) V - \frac{1}{2} V^2 \right) \Big|_0^{V_{DS}}$$

$$i_{DS} = \frac{\mu_n C_{ox} w}{L} \left( (V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right)$$


$$\mu_n C_{ox} = k'_n$$

$$\mu_n C_{ox} \frac{w}{L} = k_n$$




$$R = \frac{1}{k_n (V_{GS} - V_t)}$$

$V_{DS} \rightarrow$








$$i_{DS} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2$$

در افزایش  $V_{DS}$

با افزایش ولتاژ  $V_{DS}$  سبب افزایش ولتاژ میدان الکتریکی در است  $D$  به  $S$  می شود  $V_{GS}$  میدان سبب جمع بار است در  $D$  جمع بار منفی در  $S$  می شود. در نتیجه  $E_{eff}$  کانال در سمت  $D$  کوچکتر می شود و عرض کانال در سمت  $S$  افزایش می یابد.  $E_{eff}$  به طور کلی این کانال در سمت  $D$  جمع می شود. به این پدیده  $Pinch off$  گفته می شود. در این حالت چاهها با هم به هم می رسد و به صورت یک پهنای  $L_{eff}$  می ماند.



$$V_{GS} > V_{th}$$

$$V_{DS} \uparrow \Rightarrow E \uparrow$$

$$L - \Delta L = L_{eff}$$

این پهنای  $L_{eff}$  کانال در سمت  $D$  به  $L$  نزدیک می شود و ولتاژ  $V_{GS} - V_{th}$  حقیقی می شود.

$$i_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$

$$i_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L_{eff}} (V_{GS} - V_{th})^2 = L - \Delta L$$

این معادله  $L_{eff}$  را

$$i_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L - \Delta L} (V_{GS} - V_{th})^2$$

$$\left( \frac{1}{1-x} \right) \approx 1 + x + x^2 + \dots$$

$x \rightarrow 0$


$$i_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} \left( \frac{1}{1 - \frac{\Delta L}{L}} \right) (V_{GS} - V_{th})^2$$

$$\frac{1}{1 - \frac{\Delta L}{L}} = 1 + \lambda$$


$\Delta L \ll L \quad \frac{\Delta L}{L} = \lambda$

$$i_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (1 + \lambda) (V_{GS} - V_{th})^2$$

این عدد  $\lambda$  ضریب  $r_{DS}$  می نامیم.







$I_{DS} = 0, V_{GS} < V_{th}$  : Cut-off

$I_{DS} = \mu_n C_{ox} \frac{W}{L} ((V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2) \quad V_{DS} < V_{GS} - V_{th} \quad V_{GS} > V_{th}$  : linear


$I_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \quad V_{DS} > V_{GS} - V_{th} \quad V_{GS} > V_{th}$  : Sat.

$I_{DS} = 0, V_{GS} > V_{th}$  : Cut-off

$I_{DS} = \mu_p C_{ox} \frac{W}{L} ((V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2) \quad V_{DS} < V_{GS} - V_{th} \quad V_{GS} < V_{th}$  : linear

$I_{DS} = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \quad V_{DS} > V_{GS} - V_{th} \quad V_{GS} < V_{th}$  : Sat.

مثال: در مدار زیر، ولتاژ  $V_D = 0.1 V$  و ولتاژ  $V_G = 1 V$  و  $k = 0.1 \text{ mA/V}^2$  و ولتاژ  $V_{DD} = 0.5 V$  و ولتاژ  $V_S = 0$  و ولتاژ  $V_{GS} = 0.1 V$  و ولتاژ  $V_{DS} = 0.1 V$  و ولتاژ  $V_{GS} = 0.5 V$  و ولتاژ  $V_{GS} < V_{th}$  و ولتاژ  $V_{DS} < V_{GS} - V_{th}$  و ولتاژ  $0.1 < 0.5 - 1$




$R = \frac{V_{DD} - V_D}{I_{DS}} = \frac{0.5 - 0.1}{0.139 \text{ mA}}$

$I_{DS} = \frac{0.1}{0.139 \text{ mA}}$



$V_{th} = 1\text{ V}$        $k = 1\text{ mA/V}^2$

مقال: ترانزیستور در مدارهای دیجیتال



تقسیم ولتاژ

در حالت تعادل  $I_D = 0$  (بسیار حضور دارد)

$V_D = 10 \times \frac{10}{10+10} = 5$

$V_G = 0$

$V_S = ?$

$V_D = ?$

در خروجی ترانزیستور در حالت تعادل

ترانزیستور در حالت تعادل

$\rightarrow V_S = 4\text{ k}\Omega \times I_{DS}$

$V_D = 10\text{ V} - 4\text{ k}\Omega \times I_{DS}$

$V_{GS} = 0 - 4 I_{DS}$

$I_{DS} = 0.5 (5 - 4 I_{DS} - 1)^2$

$1 \times I_{DS}^2 - 4 \times I_{DS} + 1 = 0$

$V_S = 0.129$

$I_{DS} = 9.19$

$I_{DS} = 0.10$

$V_D \rightarrow 10 - 4 \times 0.1 = 9.6\text{ V}$

$V_{GS} = 5 - 4 = 1$

$V_S = 4 \times 0.1 = 0.4$

در این مدار ترانزیستور

$f > 1 \Rightarrow V_{DS} > V_{GS} - V_t$


خانواده مدارهای دیجیتال

1- خانواده MOSFET : NMOS ، CMOS

2- خانواده BIT : TTL ، ECL

3- خانواده BiCMOS : CMOS + BIT

4- خانواده FinFet : زیر مجموعه MOSFET




عکس کرنے کے لیے NMOS کا استعمال


$$\frac{1}{2} K_n (V_{in} - V_{th})^2 = \frac{1}{2} K_p (V_{DD} - V_{in} + V_{th})^2$$

$$\Rightarrow V_{in} = V_{out}$$


(عکس)



عکس کرنے کے لیے PMOS کا استعمال



عکس کرنے کے لیے CMOS (عکس)



BJT کا عکس کرنے



Bipolar junction transistor

(عکس کرنے کے لیے)





تفاوت با تعداد ورودی مشخص، تأثیر استناد، حالتی نویز

noise margin




حالتی ورودی نویز


نویز dual هر ترمینال در ترمینال



شکل:  $(A+B) \cdot C$



$$A + BC + DE$$



در هر مرحله منطقی یکدیگر را در نظر می‌گیریم  
 که بتوانیم به بررسی مشخصات آن بپردازیم  
 به عنوان مثال رسانایی‌های ضایعه‌ها را در نظر می‌گیریم

نمونه‌ها منطقی

Noise Margin - 1


propagation delay for in / out - 2

propagation delay - 3





مفهوم کلی از مدار منطقی دیجیتال (Digital Logic) و نحوه عملکرد آن

- ۱- مفهوم مدار منطقی دیجیتال و نحوه عملکرد آن
- ۲- مفاهیم کلیه مدار منطقی دیجیتال و نحوه عملکرد آن
- ۳- مفاهیم کلیه مدار منطقی دیجیتال و نحوه عملکرد آن



VTC



نویسندگان  
 1397  
 1398  
 1399


$V_{IL}$ : حداکثر ولتاژ ورودی است که سیگنال را به عنوان 0 در نظر می‌گیرد.

$V_{IH}$ : حداقل ولتاژ ورودی است که سیگنال را به عنوان 1 در نظر می‌گیرد.

$V_{OHmax}$  /  $V_{OHmin}$ : ولتاژ خروجی در حالتی که ورودی آن صفر منطقی است. مقادیر این منطقی است.

$V_{OLmax}$  /  $V_{OLmin}$ : ولتاژ خروجی در حالتی که ورودی آن صفر منطقی است.

$$V_m = V_{in} = V_{out} = V_m$$




$$NMH = V_{OH} - V_{IH}$$

$$NML = V_{IL} - V_{OL}$$


حساسیت نویز برای این مدار است robust و مدار منطقی دیجیتال برای این مدار منطقی است. این مدار منطقی و منطقی است. این مدار منطقی و منطقی است.

(propagation delay)  $t_{prop}$



$t_{rise} = t_{90\%} - t_{10\%}$

$t_{fall} = t_{10\%} - t_{90\%}$




$t_p = \frac{1}{2} (t_{pHL} + t_{pLH})$

$N_{Fan-out} = \min(N_H, N_L)$

$N_H = \frac{I_{out}(high)}{I_{in}(high)}$


$N_L = \frac{I_{out}(low)}{I_{in}(low)}$

VTC (Voltage Transfer Characteristic)  $V_{out} = f(V_{in})$



$V_{GSP} = V_{in} - V_{DD}$   
 $V_{DSP} = V_{out} - V_{DD}$

$V_{GSN} = V_{in}$   
 $V_{DSN} = V_{out}$



(I)  $V_{in} < V_{th}$

$V_{GSN} < V_{th} \Rightarrow$  cutoff  
 $V_{GSP} < V_{tp}$

$V_{GSP} = V_{in} - V_{DD} < V_{tp}$   
 $V_{DSN} > V_{GSP} - V_{tp}$

$V_{in} > V_{DD} + V_{tp}$   
 $V_{out} > V_{DD} \Rightarrow V_{GSN} > V_{th}$

(II)



| no. |                            | (NMOS)  | (PMOS)  |
|-----|----------------------------|---------|---------|
|     |                            | MN      | MP      |
| I   | $V_{in} < V_{th}$          | cut-off | linear  |
| II  | $V_{th} < V_{in} < V_{IL}$ | Sat     | linear  |
| III | $V_{in} = V_{out} = V_M$   | Sat     | Sat     |
| IV  | $V_{in} < V_{DD} + V_{tp}$ | linear  | sat     |
| V   | $V_{in} > V_{DD} + V_{tp}$ | linear  | cut-off |

II no.  $V_{th} < V_{in} < V_{IL}$

PMOS  $\rightarrow$  linear

NMOS  $\rightarrow$  Sat

$$\left. \begin{aligned} V_{GSN} &= V_{DSN} > V_t \\ V_{DSN} &= V_{out} > V_{GSN} - V_t \end{aligned} \right\} \Rightarrow \text{Sat}$$

در این حالت به دلیل بزرگ بودن ولتاژ درگاه NMOS و ولتاژ خروجی درگاه PMOS، هر دو ترانزیستور در ناحیه اشباع قرار می‌گیرند.

III no.  $V_{in} = V_{out} = V_M$

PMOS  $\rightarrow$  Sat

NMOS  $\rightarrow$  Sat

$$\left. \begin{aligned} V_{GSN} &> V_t \\ V_{DSN} &> V_{GSN} - V_t \\ V_{out} &> V_{in} - V_t \end{aligned} \right\} \Rightarrow \text{Sat}$$

$$V_{DSP} < V_{GSP} - V_{tp}$$

$$V_{out} - V_{DD} < V_{in} - V_{DD} - V_{tp}$$

$V_M = ?$   $I_{DSN} = I_{DSP}$

$$\frac{1}{V} K_n (V_{in} - V_{th})^2 = \frac{1}{V} K_p (V_{in} - V_{DD} - V_{tp})^2$$

$$V_{in} = V_M = \frac{V_{DD} + V_{tp} - V_{th} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}}$$

\* If  $K_n = K_p$   $V_{th} = |V_{tp}| \rightarrow V_M = \frac{V_{DD}}{2}$   $K_n \text{ Cox} \left(\frac{W}{L}\right)_n = \mu_p \text{ Cox} \left(\frac{W}{L}\right)_p$



$$\frac{\mu_n}{\mu_p} \left(\frac{W}{L}\right)_p = \left(\frac{W}{L}\right)_n$$

Date

subject

IV nel

$$V_{in} < V_{DD} + V_{th}$$

$$\text{NMOS} \begin{cases} V_{gsn} = V_{in} > V_{th} \\ V_{dsn} = V_{out} < V_{in} - V_{th} \end{cases}$$

grad

log

PMOS → sat


V nel

$$\text{cut-off PMOS} \begin{cases} V_{gsp} > V_{tp} \\ I_{dsp} = 0 \end{cases}$$

$$V_{gsp} = V_{in} - V_{DD} \begin{cases} \rightarrow V_{gsp} > V_{tp} \\ V_{in} > V_{DD} + V_{th} \end{cases}$$

V<sub>OH</sub>

PMOS: linear  
NMOS: cutoff



$$I_{dsn} = I_{dsp} = 0$$

$$0 = K_P \left[ (V_{GSP} - V_{TP}) V_{DSP} - \frac{1}{2} V_{DSP}^2 \right]$$

$$V_{DSP} = 0 \Rightarrow V_{DSP} = V_{out} - V_{DD} = 0$$

$$\boxed{V_{out} = V_{DD}}$$

V<sub>IL</sub>

$$I_{dsn} = I_{dsp}$$

$$\frac{dV_{out}}{dV_{in}} = -1 \quad \text{New}$$

$$\frac{1}{2} K_n (V_{gsn} - V_{th})^2 = \frac{1}{2} K_P \left[ \gamma (V_{GSP} - V_{TP}) V_{DSP} - V_{DSP}^2 \right]$$

$$K_n (V_{in} - V_{th})^2 = K_P \left[ \gamma (V_{in} - V_{DD} - V_{TP})^2 (V_{out} - V_{DD}) - (V_{out} - V_{DD})^2 \right]$$

$$K_n (V_{in} - V_{th}) = K_P \left[ (V_{in} - V_{DD} - V_{TP}) \frac{dV_{out}}{dV_{in}} + (V_{out} - V_{DD}) \right]$$

$$- (V_{out} - V_{DD}) \frac{dV_{out}}{dV_{in}}$$



$$\frac{dV_{out}}{dV_{in}} = -1$$

$$V_{in} = V_{IL}$$

$$\Rightarrow V_{IL} = \frac{\gamma V_{out} + V_{TP} - V_{DD} + \frac{K_n}{K_p} V_{th}}{1 + \frac{K_n}{K_p}}$$

$$V_{th} = |V_{TP}|$$

$$K_n = K_p$$

$$\Rightarrow V_{IL} = \frac{1}{\lambda} (\gamma V_{DD} + \gamma V_{th})$$

$V_{OL}$  *نقطه خروجی*

$V_{OL}$   $\left\{ \begin{array}{l} PMOS : \text{قطع} \\ NMOS : \text{وصلی} \end{array} \right.$

$$I_{DSN} = I_{DSP}$$

$$K_n \left[ (V_{DSN} - V_{in}) V_{DSN} - \frac{1}{2} V_{DSN}^2 \right] = 0 \Rightarrow V_{DSN} = 0 = \frac{V_{out}}{0.45}$$

$$\boxed{V_{IH}} = 1$$

$\Rightarrow \left\{ \begin{array}{l} PMOS : \text{SAT} \\ NMOS : \text{linear} \end{array} \right.$

$$I_{DSN} = I_{DSP} \Rightarrow \frac{1}{2} K_n \left[ \gamma (V_{DSN} - V_{in}) V_{DSN} - \frac{1}{2} V_{DSN}^2 \right] = \frac{1}{2} K_p \left( \frac{V_{in} - V_{TP}}{V_{DD} - V_{in}} \right)^2$$

$$K_p (V_{in} - V_{TP})$$

*Handwritten notes*

$$\boxed{V_{IH}}$$

PMOS: Sat

NMOS: linear

$$I_{Dsn} = I_{dsp}$$

$$\frac{1}{\mu} k_n \left[ \mu (V_{Gsn} - V_{tn}) V_{Dsn} - V_{Dsn}^2 \right] = \frac{1}{\mu} k_p (V_{Gsp} - V_{tp})^2$$

$$\begin{cases} V_{Gsn} = V_{in} \\ V_{Dsn} = V_{out} \end{cases}$$

$$\frac{k_n}{\mu} \left[ \mu (V_{in} - V_{tn}) V_{out} - V_{out}^2 \right] = \frac{1}{\mu} k_p (V_{in} - V_{DD} - V_{tp})^2$$

$$\frac{dV_{out}}{dV_{in}} = -1$$

$$k_n \left[ (V_{in} - V_{tn}) \left( \frac{dV_{out}}{dV_{in}} \right) + V_{out} - V_{out} \left( \frac{dV_{out}}{dV_{in}} \right) \right] = k_p [V_{in} - V_{DD} - V_{tp}]^2$$

$$V_{IH} = \frac{V_{DD} + V_{tp} + \frac{k_n}{k_p} (V_{out} + V_{tn})}{1 + \frac{k_n}{k_p}}$$

$$\begin{cases} k_n = k_p \\ V_{tn} = |V_{tp}| \end{cases} \Rightarrow \begin{cases} V_{IH} = \frac{1}{\lambda} (\Delta V_{DD} - \mu V_{tn}) \\ V_{IL} + V_{IH} = V_{DD} \\ N_{ML} = V_{IL} - V_{OL} = V_{IL} \\ N_{MH} = V_{OH} - V_{IH} = V_{DD} - V_{IH} = V_{IL} \\ \Rightarrow N_{ML} = N_{MH} = V_{IL} \end{cases}$$

$$V_{IL} = \frac{1}{\lambda} (\mu V_{DD} - \mu V_{tn}) \quad \Rightarrow \mu$$

$$V_{IH} = \frac{1}{\lambda} (\Delta V_{DD} - \mu V_{tn})$$

$$\boxed{V_{OL}}$$

PMOS: cut off

NMOS: linear

$$I_{Dsn} = I_{dsp}$$


$$\frac{k_n}{\mu} \left[ \mu (V_{Gsn} - V_{tn}) V_{Dsn} - V_{Dsn}^2 \right] = 0$$

$$\Rightarrow V_{Dsn} = 0$$

$$V_{Dsn} = V_{out} = V_{OL} = 0$$



مثال: مدار مقارن مقادیر  $R, W$  را بیابید.  $V_D = 2V, I_{DS} = 0.1 \text{ mA}$



$V_{tp} = -2V$   
 $k_p = 1 \mu A/V^2$   
 $L = 10 \mu m$

حل: اول باید مشخص کنیم ترانزیستور را در چه وضعیتی داریم.


$V_{GSP} = V_D - V_{DD} = 2V - 5V = -3V < -2V$  مثال: ترانزیستور در ناحیه اشباع

$V_{DSP} = V_D - V_{DD} = -3V < V_{GSP} - V_{tp} = -3V < -3V - (-2V) = -1V$  ترانزیستور در ناحیه اشباع

$I_{DS} = \frac{1}{2} k_p \frac{W}{L} (V_{GS} - V_t)^2$   
 $= \frac{1}{2} \times 1 \mu A/V^2 \times \left( \frac{W}{0.1 \mu m} \right) \times (-3 - (-2))^2 = 0.1 \text{ mA} \Rightarrow W = 0.1 \mu m$

$I_R = \frac{V_D}{R} \Rightarrow R = \frac{V_D}{I} = \frac{2V}{0.1 \text{ mA}} = 20 \text{ k}\Omega$

مثال: بیابید مقادیر  $V_{OL}$  و  $R$  را که در مدار مقارن در نظر بگیرید.  $V_{DD} = 5V, V_{OL} = 0.4V, R = 1 \text{ k}\Omega$



$V_{DD} = 5V$   
 $V_{tn} = 1.0V$   
 $k_n = 22 \mu A/V^2$

$V_{DS} = V_{GS} = V_{OL} = 0.4V < \frac{V_{DD} - V_{OL}}{2} = \frac{5 - 0.4}{2} = 2.3V$   
 $V_{GSN} = V_{OL} = 0.4V < V_{GSN} - V_t = 0.4V - 1.0V = -0.6V$

$I_{DSN} = \frac{1}{2} k_n \frac{W}{L} [2(V_{GSN} - V_{tn})V_{DSN} - V_{DSN}^2]$   
 $= \frac{V_{DD} - V_{OL}}{R} = \frac{1}{2} \times 22 \frac{W}{L} [2(0.4 - 1.0)0.4 - 0.4^2]$


$\frac{W}{L} = 90.1$





(برای حل سوال ۱۲)

مثال: برای مدار زیر، NMOS پهنای کانال و طول کانال مشخص شده است.



$$\frac{W}{L} = \frac{2.5 \mu m}{0.125 \mu m}$$

$$k_n = 110 \times 10^{-4} \text{ A/V}^2$$

$$V_{tn} = 0.14 \text{ V}$$

مقدار R پس از آنکه مشخصات برای ولتاژهای  $V_S, V_D$  در حالت تعادل تعیین شود، باید در مدار مشخص شود.

$$R = 30 \text{ k}\Omega$$

$$R = 10 \text{ k}\Omega$$

$$V_D = ? \quad V_D = V_{DD} - RI = 2.5 - 10 \times 50 \mu A = 2.5 - 0.5 = 2 \text{ V}$$

$$V_{DSn} > V_{GSn} - V_{tn}$$

$$V_D - V_S > V_G - V_S - V_{tn}$$

$$2 \text{ V} > 2 \text{ V} - 0.14 \text{ V} \Rightarrow \text{اشباع}$$

در حالت اشباع جریان در برابر ولتاژ

$$I_D = \frac{1}{2} k_n (V_{GSn} - V_{tn})^2 = 50 \mu A$$

$$= \frac{1}{2} \times 110 \times 10^{-4} \text{ A/V}^2 (2 - V_S - 0.14)^2 = 50 \mu A$$

$$\Rightarrow V_S = 1.3 \text{ V}$$

$$V_D = V_{DD} - RI = 2.5 - 30 \text{ k}\Omega \times 50 \times 10^{-6} = 1 \text{ V}$$


$$V_{DS} < V_{GS} - V_{tn}$$

$$V_D - V_S < V_G - V_S - V_{tn}$$

$$1 < 2 - 0.14 \Rightarrow \text{خطی}$$

$$I_{dsn} = k_n ((V_{GSn} - V_{tn}) V_{DSn} - \frac{1}{2} V_{DSn}^2) = 50 \mu A$$

$$\text{clips} \Rightarrow V_S = 0.193 \text{ V}$$




(Body effect) اثر

در بسیاری از مدارها به دلیل اینکه Bulk به زمین متصل نیست، اثر بدنه در PMOS و NMOS رخ می‌دهد.

$$V_{T_{new}} = V_{T_{old}} + \gamma \left[ \sqrt{V_{SB} + \phi_p} - \sqrt{\phi_p} \right]$$

$\leftarrow$  تغییرات استاتیسیک       $\leftarrow$  تغییرات دینامیکی

مثال: برای مدار زیر، فرض کنید اثر بدنه را در نظر بگیرید. مقدار  $V_{OH}$  را محاسبه کنید.



$V_{th} = 1V$   
 $|\phi_p| = 0.1V$   
 $\gamma = 0.1 \sqrt{V}$   
 $k'_n = 20 \mu A/V^2$   
 $w = \frac{10 \mu m}{10 \mu m}$   
 $V_{Bulk} = 0$

$V_{in} = 0 \rightarrow V_{out} = V_{OH}$   
 NMOS L:  $V_{GS} = 0 - V_{out} = 0 - V_{OH}$   
 $V_{DS} = V_{DD} - V_{OH} = 5 - V_{OH}$   
 $V_{GS} = 0 < V_{tn}$


$I_{dsnL} = I_{dsnI}$

$$0 = \frac{1}{2} k'_n \left(\frac{w}{L}\right) (V_{GS} - V_{tn})^2 \Big|_{V_{SB} \neq 0} = 0$$

$\Rightarrow V_{GS} = V_{tn}$

$$0 - V_{OH} = 1 + 0.1 \left[ \sqrt{0.1 + V_{OH}} - \sqrt{0.1} \right]$$






$$t = t_1 + t_2$$

nmos  $\rightarrow$  sat

$$V_{out} = V_{Dsn} > V_{Gsn} - V_{tn}$$

$$V_{Gsn} = V_{DD}$$

$$V_{Dsn} = V_{out}$$



$t_1$  calculation

$i_c = C_{load} \frac{dV_{out}}{dt}$

$$i_{Dsn} = \frac{1}{\mu} k_n (V_{DD} - V_{tn})^2 = -C_{load} \frac{dV_{out}}{dt}$$

$$\int_{t_1}^{t_1'} dt = - \int_{V_{DD}}^{V_{DD} - V_{tn}} C_{load} \times \frac{1}{i_{Dsn}} \times dV_{out}$$

$$t_1' - t_1 = \frac{C_{load} V_{tn}}{k_n (V_{DD} - V_{tn})^2}$$

$$t_1' < t < t_r$$

$$V_{Gsn} = V_{DD}$$

$$V_{Dsn} < V_{Gsn} - V_{tn} \rightarrow \text{linear}$$

$$\int_{t_1'}^{t_r} dt = - \int_{V_{DD} - V_{tn}}^{V_{50\%}} C_{load} \times \frac{1}{i_{Dsn}} \times dV_{out}$$

$$i_{Dsn} = k_n \left[ (V_{Gsn} - V_{tn}) V_{Dsn} - \frac{1}{\mu} V_{Dsn}^2 \right]$$

$$t_r - t_1' = \frac{C_{load}}{k_n (V_{DD} - V_{tn})} \ln \left[ \frac{\mu (V_{DD} - V_{tn}) - V_{50\%}}{V_{50\%}} \right]$$

clips

$$t = t_i - t_1 + t_r - t_1'$$

$$= \frac{C_{Load}}{k_n (V_{DD} - V_{tn})} \left[ \frac{2 V_{tn}}{V_{DD} - V_{tn}} + \ln \left[ \frac{F(V_{DD} - V_{tn})}{V_{DD} + V_{OL}} - 1 \right] \right]$$

$$t_{PHL} = 1.4 \times \frac{C_{Load}}{k_n V_{DD}}$$

$t_{PHL} > t_{PLH}$  use  $k_n > k_p$  condition


$$t_{PLH} = 1.4 \times \frac{C_{Load}}{k_p V_{DD}}$$

$$V_{OL} = 0$$

$$V_{OH} = V_{DD}$$

$$V_{SD} = \frac{V_{OH} + V_{OL}}{2}$$

توضیح: در این حالت، چون  $k_n > k_p$  است، زمان  $t_{PHL}$  بیشتر از  $t_{PLH}$  خواهد بود. همچنین در این حالت، چون  $V_{SD} = \frac{V_{OH} + V_{OL}}{2}$  است، می‌توانیم از فرمول  $t_{PHL} = 1.4 \times \frac{C_{Load}}{k_n V_{DD}}$  استفاده کنیم.



$$\int_{t_1}^{t_1'} dt = - \int_{V_{SD}}^{V_{DD} - V_{tn}} \frac{C_{Load} \times 1}{I_{DSN}} \times dV_{out}$$

$$t_1' - t_1 = \frac{2 C_{Load} (V_{tn} - 0.1 V_{DD})}{k_n (V_{DD} - V_{tn})^2} \quad I_{DSN} = \frac{k_n}{2} (V_{GSN} - V_{tn})^2$$

$t_i' < t < t_r$  nmos  $\rightarrow$  linear

$$\int_{t_i}^{t_r} dt = - \int_{V_{SD}}^{V_{OH}} \frac{C_{Load} \times 1}{I_{DSN}} \times dV_{out}$$

$$t_r - t_i' = \frac{C_{Load}}{k_n (V_{DD} - V_{tn})} \ln \left[ \frac{1.9 V_{DD} - 2.0 V_{tn}}{V_{DD}} \right]$$



$$t = t_i = t_1 + t_2 = t_i$$

$$t = \frac{P_{Load}}{k_n (V_{DD} - V_{tn})} \left[ \frac{V_{tn} - 0.1 V_{DD}}{V_{DD} - V_{tn}} + \frac{1}{\gamma} \ln \left[ \frac{1.9 V_{DD} - \gamma_0 V_{tn}}{V_{DD}} \right] \right]$$

$$t = \frac{C_L}{k_n V_{DD}} [3 \sim 4] \quad V_{DD} = 3V \sim 5V$$


$V_{tn} = 0.5V \sim 1V$

$$t_{rise} = \frac{C_{Load}}{k_p V_{DD}} [3 \sim 4]$$

نشان دهنده توان مصرفی در خروجی است

$$P = P_{Static} + P_{Dynamic}$$


$$P_{Static} = \frac{I_{COH} + I_{COL}}{\gamma} \cdot V_{DD} = \Phi$$



چون همیشه در طرفه به سمت

توان مصرفی

$$P_{avg} = \frac{1}{T} \int_0^T V(t) I(t) dt$$




$$P_{avg} = \frac{1}{T} \left[ \int_0^{T/2} V_{out} \times (-C_{Load} \times \frac{dV_{out}}{dt}) dt + \int_{T/2}^T (V_{DD} - V_{out}) (C_L \frac{dV_{out}}{dt}) dt \right]$$

$$P_{avg} = \frac{1}{T} C_{Load} V_{DD}^2$$

$$= f C_{Load} V_{DD}^2$$

$V_{DD} = 2.5 \text{ V}$

مثال: در محاسبه ولتاژ خروجی  $V_{out}$  از یک ترانزیستور NMOS، با فرض اینکه  $V_{GS} = 1.5 \text{ V}$  و  $V_{DS} = 0.5 \text{ V}$  باشد، ولتاژ خروجی  $V_{out}$  را محاسبه کنید.



الف) با فرض اینکه  $\delta = 0$  باشد، مقدار  $V_{out}$  را محاسبه کنید.

ب) با فرض اینکه  $\delta = 0.1$  باشد، مقدار  $V_{out}$  را محاسبه کنید.

$$\left(\frac{W}{L}\right)_{M2} \ll \left(\frac{W}{L}\right)_{M1} \ll \left(\frac{W}{L}\right)_{M3}$$

- $V_{Bulk} = \Phi$
- $V_{tn} = 0.43 \text{ V}$
- $\Phi_f = 0.3 \text{ V}$
- $V_{DS_{M3}} \neq 0$

$$I_{DSM3} = \frac{k_n}{2} (V_{GS_{M3}} - V_{tn})^2 = 0$$

$$V_{GS_{M3}} = V_{DS_{M3}} = V_{DD} - V_x = V_{tn}$$

$$V_x = V_{DD} - V_{tn} = 2.5 - 0.43 = 2.07 \text{ V}$$

$$V_{tn} = V_{t0} + \delta \left[ \sqrt{V_{SB} + 2|\phi_f|} - \sqrt{2|\phi_f|} \right]$$

$$\Rightarrow V_x = 2.5 - \left[ 0.43 + 0.15 \left( \sqrt{V_x + 0.6} - \sqrt{0.6} \right) \right] = 1.7014 \text{ V}$$

$V_{in} = \text{High}$  (فرض کنید)

$$M_1 \rightarrow \text{linear} : V_{DS_{M1}} < V_{GS_{M1}} - V_{tn}$$

$$M_2 \rightarrow \text{Sat} : \begin{cases} V_{DS_{M2}} = V_{DD} - V_{out} \\ V_{GS_{M2}} = V_x - V_{out} \end{cases} \Rightarrow V_{DS_{M2}} > V_{GS_{M2}} - V_{tn}$$

$$V_x = V_{DD} - V_{tn} = 2.5 - 0.43$$

$$\delta = 0$$



$$\frac{k_n}{2} [(V_x - v_{out} - v_{tn})]^2 = \frac{k_n}{2} [2(V_{DD} - v_{tn})v_{out} - v_{out}^2]$$

$$M_1 \quad \quad \quad M_2$$

$$r v_{out}^2 - 2.42 v_{out} + 2.68 = 0 \Rightarrow \boxed{v_{out} = 0.14 V}$$

$$V_M = V_{in} = v_{out} \Rightarrow \text{Ein- und Ausgangsspannung sind gleich groß}$$

$$k_n' \left(\frac{W}{L}\right)_{M_1} (V_M - v_{tn})^2 = k_n' \left(\frac{W}{L}\right)_{M_2} (V_x - V_M - v_{tn})^2$$

$$r = \frac{\left(\frac{W}{L}\right)_{M_2}}{\left(\frac{W}{L}\right)_{M_1}} \Rightarrow V_M - v_{tn} = \sqrt{r} (V_x - V_M - v_{tn})$$

$$V_M = \frac{V_x \sqrt{r} + v_{tn} (1 - \sqrt{r})}{1 + \sqrt{r}}$$

$$r \gg 1 \rightarrow V_M = V_x - v_{tn} = V_{DD} - v_{tn}$$

$$r \ll 1 \rightarrow V_M = v_{tn}$$

Handwritten note: *Handwritten text, possibly describing a condition or result.*


$$V_{DD} = V_{OV}$$

$$V_{tn} = 0.4 V$$

$$V_{tp} = -0.4 V$$

$$M_n = \mu_n C_{ox} \frac{A}{V^2}$$

$$M_p = \mu_p \frac{A}{V^2}$$



$$V_{OL} = ? \quad V_{OH} = ? = V_{DD} = V_{OL} = V_{IH}$$



$$V_{OH} = V_{DD} = \frac{V_{DD}}{r} \Rightarrow V_{OL} = V_{DD}$$

$$V_{IL} = \frac{r V_{out} + V_{tp} - V_{DD} + \frac{k_n}{k_p} v_{tn}}{1 + \frac{k_n}{k_p}} = \frac{r V_{out} - 0.4 V - 1.8 V + 1/10}{1 + r/10}$$

$$\Rightarrow 0.14 V = \frac{r V_{out} - 0.4 V - 1.8 V + 1/10}{1 + r/10} \Rightarrow I_{DSN} = 0.14 A = \frac{1}{2} k_n' \left(\frac{W}{L}\right) [r \left(\frac{v_{gs} - v_{th}}{2} + v_{ds}\right) v_{ds} - \frac{v_{ds}^2}{2}]$$



$$\Rightarrow V_{DS} = 0.14 V$$

عرض لیت را از این جهت برای این دو سربارها در نظر بگیرید



$$I_D = \sum_{i=1}^n I_{D,i} = \begin{cases} \sum_{i=1}^n K_n' \left(\frac{W}{L}\right)_i \left[ (V_{W_i} - V_t) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \\ \sum_{i=1}^n \frac{1}{2} K_n' \left(\frac{W}{L}\right)_i (V_{GS} - V_t)^2 \end{cases}$$

$$\Rightarrow I_D = \begin{cases} K_n' \left( \sum_i \left(\frac{W}{L}\right)_i \right) \left[ (V_{GS} - V_t) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \\ \frac{1}{2} K_n' \left( \sum_i \left(\frac{W}{L}\right)_i \right) (V_{GS} - V_t)^2 \end{cases}$$





| $V_A$ | $V_B$ | $V_{out}$              |
|-------|-------|------------------------|
| L     | L     | H                      |
| L     | H     | H                      |
| H     | L     | H                      |
| H     | H     | L $\rightarrow V_{OL}$ |

$$V_A = V_B = H$$

$$I_{D, Load} = I_{D,A} = I_{D,B}$$

$$\frac{K_{load}}{2} (V_{GS, Load} - V_t)^2 = K_A [(V_{GS,A} - V_t) V_{DS,A} - \frac{1}{2} V_{DS,A}^2]$$

$$= K_B [(V_{GS,B} - V_t) V_{DS,B} - \frac{1}{2} V_{DS,B}^2]$$

$$V_{GS,A} = V_{GS,B} = V_{DS,B}$$

$$V_{GA} = V_{GB} = H, \quad V_{SA} = V_{DB}$$

$$V_{GS,A} = V_{GA} - V_{SA} = V_{GB} - V_{SA} = V_{GB} - V_{DB} - V_{SB} + V_{SB}$$

$$= V_{GB} - V_{SB} - (V_{DB} - V_{SB}) = V_{GS,B} - V_{DS,B}$$

$$I_D = \frac{K}{4} \left[ 2 (V_{GS,B} - V_t) \underbrace{(V_{DS,A} + V_{DS,B})}_{V_{DS}} - \underbrace{(V_{DS,A} + V_{DS,B})^2}_{V_{DS}} \right]$$


$$I_D = \frac{K}{4} [2 (V_{GS} - V_t) V_{DS} - V_{DS}^2] \Rightarrow K_{eq} = \omega K_A = \omega K_B$$

$$\xrightarrow{\text{حالت اول}} \frac{K}{2} \left[ \frac{1}{\sum_r \left(\frac{W}{L}\right)_r} \right] [2 (V_{GS} - V_t) V_{DS} - V_{DS}^2]$$

$$\text{ترانسستورهای موازی} \quad \left(\frac{W}{L}\right)_{eq} = \sum \left(\frac{W}{L}\right)_i$$

$$\text{ترانسستورهای سری} \quad \left(\frac{W}{L}\right)_{eq} = \frac{1}{\frac{1}{\left(\frac{W}{L}\right)_1} + \frac{1}{\left(\frac{W}{L}\right)_2} + \dots + \frac{1}{\left(\frac{W}{L}\right)_n}}$$

مثال عرضی ترانزیستور معادل شده pull-down زیر را به دست آورید



لا یون ترانزیستورهای به درودی ۱۵ دارند و اول از همه حذف می کنیم


گام ۱: در بررسی ترانزیستور معادل تمام ترانزیستورهای به درودی ۱۵ است، آن ها را قطع کنیم و از سولر حذف می شود

گام ۲: هر ترانزیستور که به سایر ترانزیستورهای قطع شده سریکالست از مدار حذف می شود

گام ۳: در ترانزیستور با معادل فرقی می کنیم این طلا آن ها برابر باشد (مستقل از اینکه  $L$  و  $W$ )

گام ۴: دو ترانزیستور با طول کانال برابر در یک خط منبری به هم می پیوندند و معادل یک ترانزیستور است که عرض آن برابر مجموع دو عرض ترانزیستور است.  $(w_1 + w_2) / L$

گام ۵: دو ترانزیستور با عرض کانال برابر به صورت سریکال هم متصل شوند و نسبت های آن ها نیز به هم پیوندند باشد (هم ویدیا باشند) معادل یک ترانزیستور است که طول آن برابر مجموع طول دو ترانزیستور است  $(\frac{W}{L_1 + L_2})$



$$\left(\frac{W}{L}\right)_P = 4 \cdot n = 2 \cdot 5$$

$$\left(\frac{W}{L}\right)_n = 2 \cdot p$$

تقریباً ثابت و فقط به درودی این معادل است  
این کارها را با دردی این معادل است



در مدارهای CMOS اهداف عمده تصور مدار



۱- بالا بردن سرعت مدار

۲- تعادل بین هزینه‌های مشخصه و هزینه‌های امکان‌پذیری بزرگ تأخیرهای  $H$  و  $L$  و  $H$

توازن طراحی مدار به ورودی‌ها بستگی دارد اما بهترین حالت وقتی است که نقطه از نظر سرعت هر دو ورودی را تأمین کننده برای ورودی این حالت انجام دهیم برای حالت‌های دیگر بسته به شرایط مدار و سرعت تصحیح بهینه خواهد بود

مثال:  $F = A + B(C + D)$

این بهره‌ها به عرض باند سیگنال بستگی دارد



Date \_\_\_\_\_

Page \_\_\_\_\_

subject  
Data

output


nmos n1 (out, Data, Control); Switch model



Data

output

Pmos n2 (out, Data, control);




Supply 0

0v

Supply 1

vcc



module nand-Switch (a, b, out);

input a, b;

output out;

supply1 vdd;

Supply0 ground;

wire connect;



nmos n1 (out, connect, b);

nmos n2 (connect, ground, a);

pmos p1 (out, vdd, a);

pmos p2 (out, vdd, b);

end module



module testbench ;

reg A, B;

wire out;

nand\_Switch inst0 (A, B, out);

initial begin

A = 'b0; B = 'b0;

#50

A = 'b0; B = 'b1;

#50

A = 'b1; B = 'b0;


#50

A = 'b1;

B = 'b1;

(10)









CMOS

tri-state buffer



باید در آن لحظه که  $E_n$  با فعال باشد تا دیتاها قابل  
نسخه





CMOS tri-state inverter



سازمان سازی و گیت های






داده ورودی داده خروجی



نوعی ها با Source و Drain در اتصال


از دو ترانزیستور nmos و pmos تشکیل شده است. که سیگنال های کنترل آن ها معلوم کننده هستند این است برضای ترانزیستور غیر هم وسطی فقط از به خودی عبور می دهد.



پایه سازی حالتی لیست

$$C = A \text{ Sel} + B \bar{\text{Sel}}$$

سازمان سازی XOR





$$C = A\bar{B} + \bar{A}B$$




چون بعضی ها 1 و بعضی ها 0 در خروجی غیر نفعی است اتصال اینطوری کنیم




XOR درگاه سازی



درگاه B و B-bar با استفاده از ترانزیستورهای PMOS و NMOS



Full-Adder




$$S_n = a_n \oplus b_n \oplus C_n$$

$$C_{n+1} = a_n b_n + C_n (a_n \oplus b_n)$$

$$S_n = (a_n \oplus b_n) \bar{C}_n + (a_n \oplus b_n) C_n$$


$$C_{n+1} = (a_n \oplus b_n) C_n + (a_n \oplus b_n) a_n$$





محسوس توانی سیگنل اور وقت انتقال

pass Transistor nmos logic "1" Transfer



$$V_{in} = V_{DD}$$

$$V_{GS}(t) = V_{DD} - V_{out}(t)$$

$$V_{DS}(t) = V_{DD} - V_{out}(t)$$

ت = 0 => Vout(0) = 0

$\Rightarrow V_{DS} > V_{GS} - V_{tn} \Rightarrow$  nmos & Sat

$$I = C_{out} \frac{dV_{out}}{dt} = \frac{k_n}{2} (V_{DD} - V_{out}(t) - V_{tn})^2$$

$$\int \frac{dV_{out}}{(V_{DD} - V_{out} - V_{tn})^2} = \int \frac{k_n}{2C_{out}} dt$$

$$\Rightarrow V_{out} = (V_{DD} - V_{tn}) \left[ \frac{\frac{t}{2\tau_n}}{1 + \frac{t}{2\tau_n}} \right] \quad \tau_n = \frac{C_{out}}{k_n (V_{DD} - V_{tn})} \approx R_{xout}$$

$t \rightarrow \infty$   $V_{out} = V_{DD} - V_{tn}$   $\Rightarrow$  ترانسستور عبور nmos را به صورت عبور ((نمونه))

مثال: برای ترانسستور عبور از نوع n که حالتی است عبور از حالت اولی


- $V_{t1} = 0.7$  V
- $|2\phi_f| = 0.58$  V
- $\gamma = 0.53$
- $V_{DD} = 3.3$  V
- $V_{SB} = V_{out}$

$$V_{out} - V_{DD} - V_{tn} = V_{DD} - (V_{t1} + \gamma [\sqrt{V_{SB} + |2\phi_f|} - \sqrt{|2\phi_f|}])$$

$$= 3.3 - (0.7 + 0.53 [\sqrt{V_{out} + 0.58} - \sqrt{0.53}])$$

$\Rightarrow V_{out} = 2.55$  V

subject  
logic "0" transfer



$$V_{in} = 0$$

$$V_G = V_{DD}$$

$$V_{out}(t=0) = V_{DD} - V_{tn}$$

$$V_{GS} = V_{DD}$$


$$V_{DS} = V_{out}$$

$$V_S = 0$$

$$\Rightarrow V_{DS} < V_{GS} - V_{tn} \Rightarrow \text{خط}$$


$$I = -C_{out} \frac{dV_{out}}{dt} = \frac{kn}{2} [2(V_{DD} - V_t)V_{out} - V_{out}^2]$$

$$V_{out}(t) = (V_{DD} - V_t) \left[ \frac{2e^{-\frac{t}{\tau_n}}}{1 + e^{-\frac{t}{\tau_n}}} \right]$$



تاریخچه، 0 و 1 nmos، 0 و 1 pmos (مجموعه)

Pass Transistor pmos logic "0" transfer



$$V_{in} = 0$$

$$V_{out}(t=0) = V_{DD}$$

$$V_{GS} = -V_{out}$$


$$V_{DS} = -V_{out}$$

$$V_{DS} < V_{GS} - V_{tp} \Rightarrow \text{pmos: Sat}$$

$$I = -C_{out} \frac{dV_{out}}{dt} = \frac{1}{2} k_p (-V_{out} - V_{tp})^2 = \frac{1}{2} k_p (V_{out} + |V_{tp}|)^2$$

$$V_{out}(t) = |V_{tp}| + \frac{V_{DD} - |V_{tp}|}{1 + \frac{t}{2\tau_p}} \quad \tau_p = \frac{C_{out}}{k_p(V_{DD} - |V_{tp}|)} \approx R_p C_{out}$$


مقدار ثابتی است که در زمان انتقال سیگنال در خروجی ظاهر می شود.



تاریخچه، 0 و 1 pmos، 0 و 1 nmos



logic "1" transfer



$$V_{in} = V_{DD}$$

$$V_{G_s} = -V_{DD}$$

$$V_{D_s} = V_{out} - V_{DD}$$

$$V_{out}(t=0) = |V_{tp}|$$


$$\Rightarrow V_{D_s} > V_{G_s} - V_{tp}$$

$$V_{out} - V_{DD} > -V_{DD} - V_{tp}$$

$$I = C_{out} \frac{dV_{out}}{dt} = \frac{k_p}{2} [2(-V_{DD} - V_{tp})(V_{out} - V_{DD}) - (V_{out} - V_{DD})^2]$$

$$V_{out} = V_{DD} - |V_{tp}| \left[ \frac{2 e^{-t/\tau_p}}{1 + e^{-t/\tau_p}} \right]$$

$$\tau_p = \frac{C_{out}}{k_p (V_{DD} - |V_{tp}|)}$$




تولید سیگنال PMOS (1) را به خوبی عبور  
در هر لحظه

در لحظه انتقال سیگنال خروجی از ولتاژ آستانه استفاده می‌شود

چنین اتفاقی باعث شده است

Transition Gate logic "1" transfer



$$V_{in} = V_{DD}$$

$$V_{out}(t=0) = 0$$

$$\begin{cases} V_{G_s} = -V_{DD} \\ V_{D_s} = -V_{DD} \end{cases}$$


$$\begin{cases} V_{G_{sn}} = V_{DD} - V_{out} \\ V_{D_{sn}} = V_{DD} - V_{out} \end{cases}$$

|      |        |                   |
|------|--------|-------------------|
| NMOS | قطب    | $V_{DD}$          |
| PMOS | قطب    | $V_{DD} - V_{tn}$ |
| NMOS | آستانه | $ V_{tp} $        |
| PMOS | آستانه | $ V_{tp} $        |

در لحظه انتقال سیگنال "1" را به خوبی عبور  
در هر لحظه



logic "0" Transfer



$$V_{in} = 0$$

$$V_{out}(t=0) = V_{DD}$$


$$V_{GSn} = V_{DD} - V_{in}$$

$$V_{DSn} = V_{out}(t) - V_{in}$$

$$V_{GSp} = 0 - V_{out}(t)$$

$$V_{DSp} = 0 - V_{out}(t)$$

ولتاژ ورودی      ولتاژ بار       $V_{DD}$



NMOS : اشباع

PMOS : اشباع

NMOS : قطعی

PMOS : اشباع

NMOS : قطعی

PMOS : قطعی

اینها هم

نشد انتقال 0 به 1 در خروجی علاوه بر خروجی

منطق تفاضلی (CMOS) و خطای منطقی تفاضلی هر دو برای انتقال از اختلاف ولتاژ بین دو سیگنال استفاده می‌کنند. در حالت ولتاژ هر دو یک سیگنال بیشتر از ولتاژ دیگری است و سیگنال دیگر 0 در نظر گرفته می‌شود. در هر این صورت 0 و 1 بودن سیگنال در این حالت منطقی است و خطای منطقی در خروجی نیست.


1- CVSL  
Cascad Voltage Switch Logic

2- CPL  
Complementary pass Transistor Logic

3- DPL  
Dual pass Transistor Logic



حلقه سوم




مدفوق CVSL: شبیه ترانزیستورهای nmos به دو زمین تقسیم می شود


شبیه اول مانند شبیه nmos دریا دهنده ای CMOS است

شبیه دوم مثل شبیه اول است (اتصالات سری در شبیه اول به صورت موازی است و برعکس)


درودی های ساده به شبیه اول و درودی های ملول به شبیه دوم اعمال می شود




تبرین:  $(A+B)C + \bar{A}B$  ←  $(A+\bar{B})\bar{C}$



subject  
 کتب های مبتنی بر CPL و FPGA و ASIC و تفاوت بین آنها و نحوه کار آنها در مدارات دیجیتال و نحوه کار آنها در مدارات دیجیتال و نحوه کار آنها در مدارات دیجیتال




مدار و ولتاژ عبوری از ترانزیستورهای nmos برابر  $V_{DD} - V_{th}$  است که در نتیجه برای حل این مشکل از تکنیک شده استفاده می کنند.




در منطق DPL از ترانزیستورهای pmos برای حل این مشکل استفاده می کنند.

منطق DPL:



| AB  | Mp1 | MN1 | Mp2 | MN2 | AB=F |
|-----|-----|-----|-----|-----|------|
| 0 0 | off | ON  | off | ON  | 0    |
| 0 1 | ON  | off | off | ON  | 0    |
| 1 0 | off | ON  | ON  | off | 0    |
| 1 1 | ON  | off | ON  | off | 1    |





$$\text{Sum} = A \oplus B \oplus C_{in}$$

$$\text{Cout} = AB + AC_{in} + BC_{in}$$

(F.A) Full-Adder


پانچویں باب (32)


| A | B | C <sub>in</sub> | Sum | Cout |
|---|---|-----------------|-----|------|
| 0 | 0 | 0               | 0   | 0    |
| 0 | 0 | 1               | 1   | 0    |
| 0 | 1 | 0               | 1   | 0    |
| 0 | 1 | 1               | 0   | 1    |
| 1 | 0 | 0               | 1   | 0    |
| 1 | 0 | 1               | 0   | 1    |
| 1 | 1 | 0               | 0   | 1    |
| 1 | 1 | 1               | 1   | 1    |

Sum =  $ABC_{in} + (A+B+C_{in})$   
 Cout = Sum

میرزا بنیویس (32)

mirror-Adder







در مدارهای CMOS است در هر لحظه غیر از زمان switch کردن خروجی باید مسیر کم مقاومت به زمین یا  $V_{dd}$  متصل می شود در مدارها ها خروجی نباید تابع منطقی پدیده سازی شده است ولی در مدارهای پویا نیستی به هر دو پدیده شده مدارهای پویا این است نیاز به refresh کردن دارد زیرا این بار ذخیره شده برای مدت زیادی نمی تواند پلایار باشد


مزیت های منطقی CMOS پویا :

- 1- نیاز به  $N+2$  پورت نیست و دارد.
- 2- مسافت کمتری نسبت به CMOS است و دارد.
- 3- مدار سریع تر کار می کند.









$$F = \overline{ABC + DE}$$




Pre discharge, precharge and pull-up network




①, ② در این حالت در فاز پیش شارژ هر دو خروجی high است و در فاز پیش شارژ هر دو خروجی low است  
 در این حالت در فاز پیش شارژ هر دو خروجی high است و در فاز پیش شارژ هر دو خروجی low است


Cascading



در مدار بالا فرض کنید که در هر مرحله یکین شمارنده در خروجی out1 و out2 تا VDD شارژ نشده اند. اگر  $I=1$  شود در هر مرحله از برای هر دو گیت ورودی از برای هر دو گیت در هر دو خروجی های out1 و out2 هر دو خروجی می شوند. برای حل این مشکل ۲ راهکار است: ۱ منطق Domino ۲ NORA



در منطق NORA به جای استفاده از ترانزیستورهای PMOS استفاده از ترانزیستورهای NMOS از قطعات PMOS استفاده می شود. زمانی که مقدار خروجی پیشین شمارنده کمتر از  $n$  باشد یک بار از شمارنده پس از آن مقدار از برای هر دو گیت های P خروجی می شود.






$$F = \overline{(AB + \bar{C})D + E}$$


$$X = \overline{AB}$$

$$G = \bar{C} + \bar{X} = \bar{C}X$$

$$f = (D \cdot G + E)$$



۱- منطق ترکیبی (Combinational Logic)




۱- منطق ترکیبی (Combinational Logic)

$$O_1 = AB(C+D)$$

$$O_2 = B(C+D)$$

$$O_3 = C+D$$

۲- منطق ترکیبی (Combinational Logic)



$$O_1 = \overline{ABC}$$

$$O_2 = \overline{DEF}$$

$$O_3 = \overline{GH}$$

$$O = (O_1 + O_2) \cdot O_3$$

$$= \overline{ABCDEF} \cdot \overline{GH}$$

در این روش به جای استفاده از مگنوس استفاده از دره گیت منطق برای صوری کردن سیگنالها





طرح درایم



Stick Diagram (برای طراحی)

$$X = \overline{(a+b)c}$$

هدف: الفینت (کلیت) پیاده سازی







مسیر اویسکی: Cab








$$F = \overline{AB + ECD}$$



ABECD



میرزا بنوئی

c ips

Scaling (مقیاس بندی)

مقیاس بندی و کاهش مصرف انرژی طی فرآیند توسعه در تراشه به صورتی است که فناوری امکان آن را فراهم کند.

مقیاس بندی سبب کاهش کل مساحت سیلیکون شده است و به عبارتی سبب افزایش چگالی آن می شود.

برای توصیف مقیاس بندی از ضرایب  $\alpha$  و  $\beta$  استفاده می شود.

ضریب  $\frac{1}{\alpha}$  برای پارامترهای مدار مانند  $L$  و  $w$

ضریب  $\frac{1}{\beta}$  برای ولتاژ و ضخامت اسیل

| عبارت مقیاس بندی | قبل از مقیاس بندی | تعریف            |
|------------------|-------------------|------------------|
| $L/d$            | $L$               | طول کانال        |
| $w/d$            | $w$               | عرض کانال        |
| $t_{ox}/\beta$   | $t_{ox}$          | ضخامت اسیل       |
| $x_j/d$          | $x_j$             | عمق نفوذ         |
| $V_{DD}/\beta$   | $V_{DD}$          | ولتاژ منبع تغذیه |
| $V_{th}/\beta$   | $V_{th}$          | ولتاژ آستانه     |

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \rightarrow \frac{\epsilon_{ox}}{t_{ox}/\beta} \rightarrow \beta C_{ox}$$

مساحت سیل:

$$A_g = L \times w$$

$$\downarrow \quad \downarrow$$

$$L/d \quad w/d \rightarrow A_g \times d^2$$

مقیاس بندی ولتاژ ثابت (1) و 6 میلی متر (2)

مقیاس بندی سیال ثابت به دلیل این است که هم ابعاد تراشه نسبت به محیط در شکل میدان الکتریکی ثابت می ماند.




طرح سیزدهم


PVT: توجه داشته باشید در مورد Die مدل است و توانایی بسیار بالایی دارد و طراحی بسیار ساده است. تفاوت هارایز و مدار را به گونه ای طراحی کنید که بتواند بسیاری از مدارها را در یک Die قرار دهد.

| PMOS    | NMOS    |
|---------|---------|
| Fast    | Fast    |
| Fast    | Slow    |
| slow    | Fast    |
| slow    | slow    |
| typical | typical |

T تغییرات در T  
P فرکانس سیگنال  
V تغییرات ولتاژ



خازن های MOSFET: خازن های موجود در ترانزیستور MOSFET تابعی از فرکانس سیگنال و ولتاژ است. نوعی فرکانس مناسب تعیین آن ها نیاز به مدل های پیچیده جریان و ولتاژ دارد. از این تقریب ساده برای آن ها استفاده می شود.



$C_{GD} = C_{GS}$  (در خازن هم پوتنسیالی)  $C_{GD}$  و  $C_{GS}$  در خروجی و ورودی ترانزیستور  
 $C_{GD} = \frac{C_{ox}}{E_{ox}} \cdot w \cdot L_p$

$C_{gs}, C_{gd}, C_{gc}$   
 $C_{gs} = C_{gd} = 0$  (در حالت قطع)  
 $C_{gc} = C_{ox} \cdot w \cdot l$

Date

تمام حالت ظرفیت: بدلیل وجود کانال بین S و D به سبب نزدیکی زیر سطح از میان اکثریت معادلت حذف


$$C_{gcb} = 0 \quad C_{gcs} = C_{gcd} = \frac{1}{2} C_{ox} \cdot w \cdot L$$

$$C_{gcs} = \frac{2}{3} C_{ox} \cdot w \cdot L$$

حالت اشباع: کانال در سمت D امتداد پیدا می کند

$$C_{gcd} = 0$$


$$C_{gcb} = 0 ?$$



زیر اتصال

ظرفیت های پیوندی: Junction Cap

به وسیله ناحیه اتصال پیوندی بین S و D ایجاد می شود



$$C_{diff} = C_{bottom} + C_{sw}$$

$$C_j \cdot L_s \cdot w$$

ظرفیت واسطه

$$C_{jsw} (2 \cdot L_s + w)$$

ظرفیت واسطه طول

ظرفیت استاندارد  $C_{cg}$

مقدار ظرفیت  $C_g$  به کانال بستگی دارد و به عبارتی  $L = w = 2\lambda$

1- اولاً مقدار ظرفیت متناسب با طول کانال خواهد بود

2- بعداً اعتبار به نسبت به طول کانال خواهد داشت  
استفاده می شود

مثال: ظرفیت حازم ورودی است به تکنولوژی 0.18 میکرومتر

$$\epsilon = 8.85 \times 10^{-14} \frac{F}{cm}$$

$$\epsilon_{SiO_2} = 3.9$$

$$2\lambda = 0.25 \mu m$$


$$w = 0.36 \mu m$$

$$88 \frac{aF}{\mu m^2} \text{ ظرفیت کانال}$$

$$54 \frac{aF}{\mu m^2} \text{ ظرفیت پیوندی}$$

$$t_{ox} = 6nm$$






$$C_g = C_{ox} \cdot A$$

$$C_{ox} = \frac{\epsilon_c \epsilon_{ins}}{t_{ox}} = \frac{3.9 \times 8.85 \times 10^{-14}}{5 \times 10^{-9}} = 5.75 \frac{ff}{\mu m^2}$$

$$A = 2\lambda \times 4\lambda = 8\lambda^2 = 0.125 \mu m^2$$

$$C_g = 0.125 \mu m^2 \times 5.75 \frac{ff}{\mu m^2} = 0.72 ff$$



طول تقاطع در فاصله

طول مسطح  
فضای خالی  
فاصله بین مسطح

$$w + S = \text{pitch}$$

$$R = \frac{\rho L}{A} = \frac{\rho L}{w \cdot t} = \left(\frac{\rho}{t}\right) \cdot \frac{L}{w} = R_s \cdot \frac{L}{w}$$

Sheet

مقاومت سطحی در مسطح مربعی با طول L و عرض w


$$R_s (\Omega / \square)$$

$$R_{on} = k \cdot \frac{L}{w}$$


$$k = \frac{1}{\mu C_{ox} (V_{DD} - V_{th})}$$

$$1000 < k < 300000$$

\* اگر L و w برابر هم 2 برابرشیم مقاومتش نصف میشه



$$R = R_s \times \left( \frac{4\lambda}{2\lambda} + \frac{4\lambda}{4\lambda} + \frac{4\lambda}{4\lambda} \right) = 3R_s$$




$$R = R_s \times \frac{9\lambda}{3\lambda} + R_s \times \frac{6\lambda}{3\lambda} + \frac{1}{2} R_s \left( \frac{3\lambda}{3\lambda} \right)$$

از زمان تقاطع برسم  $\alpha$

حالتی که مثل  $90^\circ$  است برای مقاومت توری می باشد زیرا نیروهای نزدیک به مرکز مسافت توری از مرکز می باشد  
 یعنی هر چه  $\alpha$   $\square$   $\frac{1}{2}$  تقریب می باشد




تکانه چوارم



$$R = R_s \frac{l}{w}$$

طرفین چارون از هم جدا می‌سازیم




طرفین چارون به هم وصل می‌کنیم و از آن‌ها جدا می‌سازیم  
و همین آن‌ها به هم وصل می‌کنیم

$$C = \frac{\epsilon_{ins} \epsilon_0 A}{D}$$

چون که در این دو رسانا اختلاف پتانسیل داریم

طرفین چارون سطح چارون برای هر دو رسانا به هم وصل می‌کنیم و از آن‌ها جدا می‌سازیم  
و همین آن‌ها به هم وصل می‌کنیم



طرفین چارون از هم جدا می‌سازیم و از آن‌ها جدا می‌سازیم

$$C = \epsilon_0 \left[ \frac{w}{h} + 0.77 + 1.06 \left( \frac{w}{h} \right)^{0.25} + 1.06 \left( \frac{t}{h} \right)^{0.5} \right]$$

با استفاده از روش‌های عددی بدست می‌آید.

مثال: یک سیگنال مربعی با طول 10cm و ولتاژی 1μm را در فرکانس 18MHz در نظر بگیرید. ولتاژ سیگنال در خروجی در طول مسافتی در حدود 18aF است. اندازه خروجی این سیگنال را بیابید.  
 $1af = 10^{-18} F$

CFA


$1\mu m \times 10^5 \mu m \times 18 aF = 1,8 pF$

$k_p = 7 \mu A/V^2 \quad k_n = 21 \mu A/V^2 \quad \gamma = 3 \quad x = 6$

$R_{nmos} = 10 k\Omega \quad R_{pmos} = 30 k\Omega \quad C_{cg} = 40 pF$

تأخیر سیگنال ورودی B به خروجی است. تأخیر سیگنال ورودی A تا  $t_{PHL}$  و  $t_{PHL}$  خروجی است. تأخیر سیگنال ورودی B تا خروجی است. تأخیر سیگنال ورودی A تا خروجی است.

$t_{PHL} = 0,169 R_{eq} C_{eq}$



$t_{PHL} = 0,169 R_{eq} C_{eq}$

تأخیر سیگنال ورودی A تا خروجی است  $t_{PHL}$  و تأخیر سیگنال ورودی B تا خروجی است

A = high  $\Rightarrow$  out = high

سیگنال A: high  $\rightarrow$  Low  $\Rightarrow$  out: high  $\rightarrow$  Low

$t_{PHL} = 0,169 \cdot \left( \frac{R}{3} \cdot (40x + 40y) + C_L \left( 10 \times \frac{1}{4} + 10 \times \frac{1}{10} \right) \right) =$

(تأخیر سیگنال ورودی A تا خروجی است  $t_{PHL}$  و تأخیر سیگنال ورودی B تا خروجی است)




مثال: حساب السعة الجارية والسعة الحدية والسعة الكلية لمكثف متوازي اللوحين الآتي

$$2\lambda = \phi, 18 \mu\text{m}$$

$$\text{في } \left\{ \begin{array}{l} C_{\text{side}} = 257 \text{ aF}/\mu\text{m} \\ C_{\text{plate}} = 962 \text{ aF}/\mu\text{m}^2 \end{array} \right.$$

$$\text{في } \left\{ \begin{array}{l} C_{\text{plate}} = 37 \text{ aF}/\mu\text{m}^2 \\ C_{\text{fringe}} = 60 \text{ aF}/\mu\text{m} \end{array} \right.$$





$$C_{\text{diff}} = [(3\lambda \cdot 12\lambda) + (4\lambda \cdot 4\lambda)] \cdot 962 \text{ aF}/\mu\text{m}^2 \quad \text{أو}$$

$$+ [3\lambda + 12\lambda + 1\lambda + 3 \cdot 4\lambda + 12\lambda] \cdot 257 \text{ aF}/\mu\text{m} = 1330 \text{ aF}$$


$$C_{\text{metal}} = (6\lambda \cdot 10\lambda) \cdot 37 \text{ aF}/\mu\text{m}^2 + 2 \cdot (6\lambda + 10\lambda) \cdot 60 \text{ aF}/\mu\text{m} = 190.8 \text{ aF}$$

$$C_{\text{total}} = C_{\text{diff}} + C_{\text{metal}} = 1521 \text{ aF}$$






تعداد



$$a_i = \max_j \{ \text{fanin}(i) \} a_j + t_{pd_i}$$

Critical Path (سبب)



slacks diff between required and arrival time

if slack > 0 : timing meet

Slack < 0 : circuit did not Fast enough

$$t_{clk} \gg t_{clk,q} + t_{pd} + t_{su}$$

setup

تعداد

req = 200

arr = 140

→ Slack = 60 →


c ips



توضیح: این مدار یک درverter است که در حالت گذری عمل می‌کند.

transient response → RC →  $C_{load}$

در این مدار، ورودی A و خروجی Y از طریق یک درverter پیوسته شده‌اند. در حالت گذری، خروجی B از طریق یک کپاسیتور بار  $C_{load}$  بارگذاری می‌شود.





$$C_{load} = C_{dbp1} + C_{wire} + C_{dbn1} + C_{gsn2} + C_{gsn1}$$

$A = 0 \rightarrow N_1 = \text{OFF} \rightarrow P_1 = \text{ON} \rightarrow B = V_{DD}$   
 $A = 1 \rightarrow N_1 = \text{ON} \rightarrow P_1 = \text{OFF} \rightarrow B = 0$

$$C \frac{dV_B}{dt} = -I_{dsn1}$$

$$\frac{dV_B}{dt} = -\frac{k_n}{C_{out}} \begin{cases} \frac{(V_{DD} - V_t)^2}{2} & V_B \rightarrow V_{DD} - V_{th} \\ \frac{(V_{DD} - V_t - V_B) V_B}{2} & V_B < V_{DD} - V_{th} \end{cases}$$








Date

Subject

این مدار مشخصات  $A_{v1}$  و  $A_{v2}$  غیر مقرون به ترتیب هر دو بایگ مقامت و ولتاژ یکدیگر را بیاید این مدار را رسم کنید.  
 یا به عنوان یک سوئیچ (صدا) در بایگ مقامت برای تهیه است و مشخصه کنید.


علاوه بر این هر دو ترانزیستور در یک لیت و مدار یکدیگر دارند.

$i_f - A_{v1} \rightarrow High$




این مدار را رسم کنید و مشخصات آن را بیاید.  
 یا به عنوان یک سوئیچ (صدا) در بایگ مقامت برای تهیه است و مشخصه کنید.





$B = C = \text{VDD}$   
 $A = \text{GND}$



Elmore Delay  $\sum_{k=1}^5 C_k R_{ik} = C_1 R_{11} + C_2 R_{12} + \dots + C_4 R_{14} + C_5 R_{15}$

$R_{ik} = \sum R_j \quad (R_j \in \text{path}(s \rightarrow j) \cap \text{path}(s \rightarrow k))$


$R_{12} = (R_1 + R_3) \cap (R_1 + R_2) = R_1$

$R_{14} = (R_1 + R_3 + R_5) \cap (R_1 + R_3 + R_4) = R_1 + R_3$

1. ...
2. ...
3. (Source ...)
4. ...

Linear Delay Model

$d = F + P = gh + P \rightarrow$  Parasitic Delay



logical effort

electrical effort

$\tau_{real} = d \cdot \alpha$  *Time delay due to parasitic delay*



مسئله شماره 18

Layout زیر را در نظر بگیرید. مقادیر  $L=U=1\text{mm}$  و  $n=18$  کابل را در نظر بگیرید.

$0,9 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$0,9 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$0,3 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$6 \frac{FF}{\text{mm}}$  ظرفیت بار سطحی میانی


$9 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$4 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$6 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی

$1,7 \frac{FF}{\text{mm}}$  ظرفیت بار سطحی میانی

$0,9 \frac{FF}{\text{mm}^2}$  ظرفیت بار سطحی میانی



ظرفیت بار سطحی میانی

$$0,3 \times (4 \times 4 + 10 \times 4 + 4 \times 4 + 20 \times 4 + 4 \times 4) + \dots = 0$$

$$0,9 (4 + 10 + 4 + 4 + 4 + 3 + 20 + 4 + 4 + 4 + 20 + 3 + 4 + 4) = 133,2 \text{ FF}$$

clips™



subject

Date

طرفیت کارتن نفا مربوط به کارتن نشسته اول را بدست آورید

$$C_{diff} = C_{n-diff} + C_{p-diff}$$

$$= 9 \times (4 \times 4 + 4 \times 4) + 6 (4 + 4 + 4 + 4 + 4)$$

$$+ 6 \times (2 \times 2 + 4 + 4) + 4 \times (4 + 4 + 4 + 1 + 2 + 2 + 1)$$


$$= 100 \text{ FF}$$



طرفیت کارتن می سلولون میسوس نشسته هم را بدست آورید و در کنار آن برآورد نسیسها را بدست آورید


$$C_{poly} = 0.19 \times (12 \times 2 + 2 \times 2 + 2 \times 2 + 12 \times 2 + 2 \times 2 + 2 \times 2 + 2 \times 4)$$

$$+ 1.7 \times (12 + 4 + 12 + 2 + 3 \times 2 + 2 + 10 + 4 + 10 + 2 + 3 \times 2 + 2)$$



مثال: تست زیر در مورد نشسته ای است که در آن سه لایه سیسم کارتنی به سیسم اول داده شده است

با استفاده از مدل RC زیر دیتای سیسم را بدست آورید




$R_{s, nmos} = 13 \text{ K}\Omega/\square$   
 $R_{s, pmos} = 26 \text{ K}\Omega/\square$   
 $\lambda = 0.5 \mu\text{m}$

طرفیت کارتن سیسم به سیسم اول  $0.12 \text{ FF}/\mu\text{m}$  و سیسم دوم به سیسم اول  $2 \text{ FF}/\mu\text{m}$  (از مساحت درجهت عرض نظر کنید)

در این مدل نشسته بعد از دراز شدن سیسم نظر کنید از مدل  $\pi$  برای مدل کردن RC در استفاده کنید





$$R_N = 13 \text{ k} \Omega / \square \times \frac{2}{20}$$

$$R_P = 26 \text{ k} \Omega / \square \times \frac{2}{40}$$

$$C_{wire} = 0.2 \frac{\text{fF}}{\mu\text{m}} \times 2 \text{ mm} = 400 \text{ fF}$$


$$C_{diff} = 2 \frac{\text{fF}}{\text{mm}} \times \left( \frac{40 \lambda + 20 \lambda}{2 \lambda + 2 \lambda} \right) \times 0.5$$

$$R_{wire} = 5 \frac{\Omega}{\square} \times \frac{2 \text{ mm}}{2 \times 0.5 \mu\text{m}} = 10 \text{ k} \Omega$$

logical effort

$t_{PLH}$  ,  $t_{PHL}$

$C_{load}$



$$t_{PHL} = 0.69 RC$$


$$t_{PLH} = 0.69 RC$$

logical effort :

$$t_{PHL} = d \cdot 0.69 \cdot 3RC$$


دفعه اولیٰ تفریق ۳ ولت ۳ ولت ۳ ولت ۳ ولت

$$d = (p + gh) = 2 + \frac{4}{3} \times \frac{12c}{4c}$$



subject

Date



$\omega = \omega_{L, B, A}$

$$t_{PHL} = 0.69 RC =$$

$$0.69 \times \left( \frac{R}{2} \times 4C + R \times 12C \right)$$

$$t_{PLH} = 0.69 \times R \times 12C$$

$$A=0, B=1$$

ACross Capacitance...  $\omega = \omega_{L, B, A}$  :  $\omega = \omega_{L, B, A}$

$$R_{Spmos} = 25 \text{ k}\Omega/\square$$

$$L = 0.24 \mu\text{m}$$

$$w_p = 4 \mu\text{m}$$

$$R_{nmos} = 12.5 \text{ k}\Omega/\square$$




$$w_n = 1 \mu\text{m}$$

$$R_{sheet} = 0.075 \Omega/\square$$

$$0.07 \text{ FF}/\mu\text{m}^2$$


$$0.05 \text{ FF}/\mu\text{m}$$

$$c_D = 1 \text{ FF}/\mu\text{m}$$




$$L = 100 \mu\text{m}$$

$$w = 24 \mu\text{m}$$







$$R_A = R_B = 25 \text{ k}\Omega/\mu \times \frac{\phi, 24 \mu\text{m}}{4 \mu\text{m}} = 1,5 \text{ k}\Omega$$

$$C_{\text{wire}} = (\phi, 07 \times 1000 \mu\text{m} \times 24 \mu\text{m}) + \phi, 5 \times (100)$$

$$R_{\text{wire}} = \frac{\phi, 075 \times 1000 \mu\text{m}}{24 \mu\text{m}} = \phi, 3125 \Omega$$

$$C_{\text{diff}} = (w_p + w_n + w_d) \times \phi, 1 \text{ fF}/\mu\text{m} = (4 \mu\text{m} + 2 \times 1 \mu\text{m}) \times 1 \text{ fF}/\mu\text{m} = 6 \text{ fF}$$

$$(R_A + R_B) \cdot (C_{\text{diff}} + C_{\text{wire}/2}) + (R_A + R_B + R_{\text{wire}}) \cdot C_{\text{wire}/2}$$

مقاومت معادل در خروجی A

تاریخ: ...

تاخیر هرست: به توان لوجری است، طرفین چرخ دوری و زمان فیزیکی است. فن امره ساعت آن بسته به...

$$d = \frac{Z_{\text{front}}}{\alpha}$$

تاخیر در این معادله نشان دهنده ...  
 طول مدار فیزیکی

$$d = F + P \rightarrow \text{تاخیر پارازیتی}$$

F: Effort delay


دایره به بیضی در Fan out است

$$F = g \cdot h \rightarrow \text{electrical effort}$$


logical effort

علائم منطقی است: نسبت چرخ دوری آن است به چرخ دوری معکوس شده است که می تواند همان چیزی را خراب کند. به عبارتی دیگر نشان منطقی معکوس شده برای آن است. علائم منطقی یک است توانایی آن در جریان دهی است. که نسبت به معکوس کننده بیان می شود.


روش های مناسبه نشان منطقی: ۱- شبیه سازی است و رسم منطقی تاخیر  
 ۲- استفاده از فرض تانژانت ها



$g = 1$   
 $C_{in} = 3$





$g = \frac{4}{3}$



$g = \frac{5}{3}$



کتاب: اندازه تراشه‌های بونمای انتخاب شده است. شبیه بالایی و پایین به هم اضافه و اندازه شده



$$g_{(NAND)} = (n+2)/3$$

$$g_{(NOR)} = (2n+1)/3$$

تأثیر الکتریکی (electrical effort): تأثیر الکتریکی به صورت نسبت ظرفیت باران خروجی نسبت به ظرفیت بار ورودی تعریف می‌شود.


$$h = \frac{C_{out}}{C_{in}}$$

تأثیر بار الکتریکی: تأثیر بار الکتریکی به نسبت به تأثیر الکتریکی که بارها به اندازه هم در خروجی تولید می‌کنند و با سگت تأثیر RC تعیین زده می‌شود. هر دو روش تعیین در نظر گرفتن باران تولید می‌کنند و اگر در خروجی است. در محاسبه شده اندازه این باران 3 است.   
 نسبت های NAND و NOR هم در ورودی هر یک دارای 9 واحد باران ورودی یک باره در خروجی هستند بنابراین تأثیر بار الکتریکی آن ها سه برابر هم می‌شود شده است.   
 p: تأثیر بار الکتریکی در حال شده نسبت به تعیین شده است.

WAND }  $p = n$   
 NOR }

مثال: ابعاد یک درخت درختی که در آن 18  $\mu m$  درختی است

$d = 15 \text{ psc}$



$g = 1$

$h = 3$

$p = 1$

$d = 1 \times 3 + 1 = 4$

مثال:


$T_{real} = 4 \times 15 \text{ psc} = 60 \text{ psc}$

مثال:

$h = 4$

$g = \frac{4}{3}$

$p = 2$




$d = f + p = 7.3$

$T_{real} = 110 \text{ psc}$


مثال: ابعاد یک درختی که در آن 18  $\mu m$  درختی است

$d = g \cdot h + p = 1 \times 1 + 1 = 2$




$T = 2 \times 2 \text{ N} : 2 \text{ N}$

$F = \frac{1}{4 \text{ N}}$



مثال: ابعاد یک درختی که در آن 18  $\mu m$  درختی است





$g = 1$        $g = \frac{5}{3}$        $g = \frac{4}{3}$        $g = 1$   
 $h = \frac{x}{10}$      $h_2 = \frac{y}{x}$      $h_3 = \frac{z}{y}$      $h = 20$

$G = \prod g_i$  (path logical effort)

$H = \prod h_i = \frac{C_{out}}{C_{in}}$  (path electrical effort) : H





$F = \prod f_i$  (path effort) : F  
 $= \prod g_i h_i$

$D = \sum_{i=1}^N g_i h_i + \sum_{i=1}^N p_i$

...  $F_i = g_i h_i$  ...

$\prod F_i = F^N \Rightarrow D = \sum F_i + \sum p_i = N \cdot F^{\frac{1}{N}} + \sum p_i$

... AND ... 4 ... H=1 ... H=5 ... H=20 ...



Subject

Date


| Design | G                                       | P               | N | D(H=1) | D(H=3) | D(H=20) |
|--------|---|-----------------|---|--------|--------|---------|
| a      | $8/3 \times 1$                          | $6+1$           | 2 | 10,3   | 14,3   | 21,6    |
| b      | $5/3 \times 5/3$                        | $3+2$           | 2 | 8,3    | 12,5   | 19,9    |
| c      | $4/3 \times 7/3$                        | $2+3$           | 2 | 8,5    | 12,9   | 20,8    |
| d      | $5/3 \times 1 \times 4/3$<br>$\times 1$ | $3+1+2$<br>$+1$ | 4 | 11,8   | 14,3   | 17,3    |

$$D = N F^{\frac{1}{2}} + \sum p_i$$


$$F = \prod f_i = \prod g_i h_i$$

$$F = G \cdot H$$

سوال: از دو ضابطه زیر برای یک است AND (دو عددی) نام ببرید و ترسیم کنید.



(a)



(b)

$$H=6$$

$$P=2+1=3$$

$$(a) \quad G = \frac{4}{3} \times 1$$

$$(b) \quad G = 1 \times \frac{5}{3}$$

$$F = G \cdot H = \frac{4}{3} \times 6 = 8$$

$$F = G \cdot H = 10$$

$$P = 8^{\frac{1}{2}} = 2,8$$

$$P = 10^{\frac{1}{2}} = 3,2$$

$$D = 2F + P = 2 \times 2,8 + 3 = 8,3$$


$$D = 2F + P = 9,3$$

✓ a <

c/ips

(۷۲)





$$F = G \cdot H$$

$$G = 1$$

$$H = \frac{90}{5} = 18$$

$$\rightarrow GH = 18$$

$$H = h_1 \cdot h_2$$

$$h_2 = \frac{90}{15} = 6$$

$$h_1 = \frac{15+15}{5} = 6$$

$$H = 36$$

$$\rightarrow GH = 36$$

Branching effort : نسبت کل درخت به نسبت درخت اصلی

$$\frac{15+15}{15} = 2$$

$$F = B \cdot G \cdot H$$


$$B = \Pi b_i$$

نسبت میان درخت اصلی و درخت شاخه

نسبت درخت شاخه به درخت اصلی :  $B = \frac{A}{A}$  درخت اصلی و درخت شاخه

$$b_1 = 2$$

$$b_2 = 3$$



$$g_1 = \frac{4}{3}$$

$$g_1 = g_2 = g_3 = \frac{4}{3}$$

نسبت درخت

$$h_1 = \frac{20}{C_{in}}, \quad h_2 = \frac{30}{C_2}, \quad h_3 = \frac{4.5 C_{in}}{C_3}$$

$$H = \frac{C_{out}}{C_{in}} = \frac{4.5 C_{in}}{C_{in}} = 4.5 \quad F = B \cdot G \cdot H$$

$$B = 2 \times 3 = 6$$

$$\rightarrow F = 6 \times \left(\frac{4}{3}\right)^3 \times 4.5 = 64$$

$$H = h_1 h_2 h_3 = \frac{2C_2}{C_{in}} \times \frac{3C_3}{C_2} \times \frac{4.5C_{in}}{C_3} = 27$$

مسألة

$$F = G \cdot H = \left(\frac{4}{3}\right)^3 \times 27 = 64$$

$$D = N F^{\frac{1}{N}} + \sum P_i \quad N=3 \quad F^{\frac{1}{3}} = (64)^{\frac{1}{3}} = 4$$


$$D = 3 \times 4 + 3 \times 2 = 18$$

NAND gate

$$F = gh \quad h = \frac{C_{out}}{C_{in}} \Rightarrow C_{in} = \frac{g \cdot C_{out}}{f}$$



$$C_3 = \frac{\left(\frac{4}{3}\right) \cdot (4.5 C_{in})}{4} \quad C_2 = \frac{3 C_3 \times g}{f}$$

مثال: درستی زیر منسوخ به واسطه این است (مغزین)





Seq Cir Des. ابله، ابله






high bit line  $V_{DD}$  bit line  $V_{DD}$  precharge  $V_{DD}$  & bit line



: NOR-based


|       | $C_1$ | $C_2$ | $C_3$ | $C_4$ |
|-------|-------|-------|-------|-------|
| $R_1$ | 0     | 1     | 0     | 1     |
| $R_2$ | 0     | 0     | 1     | 0     |
| $R_3$ | 1     | 1     | 0     | 0     |





هر سلول حافظه از یک ترانزیستور nmos تشکیل شده است با هر آدریس ردف تنها یک word line  
 کشود که سیگنال high را به ورودی گیت ترانزیستورهای موجود در ردف اعمال می کند.


مشکل این روش: برای هر ردف (هر دو ردف) یک GND داریم




|    | C1 | C2 | C3 | C4 |
|----|----|----|----|----|
| R1 | 1  | 1  | 0  | 1  |
| R2 | 0  | 1  | 1  | 0  |
| R3 | 1  | 0  | 1  | 1  |

تعدادی گیت های word line ها در حالت پیش فرض می است.  
 اینها هم word line اعمال کنیم قطره آن را صفر می دهیم.


زمانی که هیچ word line ای فعال نیست، گیت های ترانزیستورهای  
 C1 صفر هستند، زمانی که word line فعال می شود گیت های ترانزیستورهای R1 ردف قطع می شود  
 اگر ترانزیستور موجود در ردف فعال گوناگون باشد سیگنال C1 آن صفر است در غیر این صورت high  
 می باشد.



مکانیسم:



$\bar{w} = 0$  }  $M_1$  is ON  
 Data = 0 } بیت ورودی حافظه نوشته می شود.




$\bar{w} = 0$  }  $M_2$  is ON  
 Data = 1 } بیت ورودی حافظه نوشته می شود.

هدف ما وصل کردن خطوط bitline 1 و bitline 2 می باشد

از طریق ترانزیستورهای  $M_1, M_2, M_3$

from column decoder






حافظه نوسان

نوسان/نوشتن


حافظه نوسان  
 DRAM  
 با ترانزیستور  
 سه ترانزیستور

word line



برای نوشتن خط انتخاب (word line) فعال می شود.


و داده مورد نظر با عبور از ترانزیستور در حاکم سلولین به بیرون ذخیره می شود. در زمان خواندن کافی است خط انتخاب ردیف فعال شود در این صورت مقادیر ذخیره شده به روی خط ضابطه نوشتن قرار می گیرد.



برای نوشتن داده لازم است سیگنال WR فعال شود. در این صورت داده مورد نظر روی خط T2 نوشته می شود. در زمان خواندن سیگنال RD فعال می شود. اگر خط T2 شارژ شده باشد یعنی داده ای در سلول ذخیره شده است. در این صورت T2 روشن شود و مقدار صفر به روی خط RD (در شرط) ظاهر می شود. در حاکم صورت مقدار VDD از طریق ترانزیستور به خط RD می رسد. مقادیر ذخیره شده در سلول ضابطه خواندن قرار می گیرد.

(Content Addressable Memory) CAM حافظه

این حافظه شبیه SRAM است. هم چنین عمل matching را انجام می دهد. این حافظه برای پیدا کردن داده مورد نیاز در حافظه کل بسیار مناسب است. کاربردهای آن پاره سازی TLD در حافظه کل است.



مقدار key به ستون ها اعمال می شود. اگر key و مقدار ذخیره شده در سلول ها متفاوت باشد match می شود. در این حالت حافظه ردیف به خط خروجی می رسد.





$$P(t) = I(t) \cdot V(t)$$

مسئله  
۱۲


$$E = \int_0^T P(t) dt$$

$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$




$$P_R(t) = \frac{V_R^2(t)}{R} = I_R^2(t) \cdot R$$

$$V = R \cdot I$$



$$P_{VDD}(t) = I_D(t) \cdot V_{DD}$$



$$E_C = \int_0^{\infty} I_C(t) \cdot V(t) dt = \int_0^{\infty} C \frac{dV}{dt} V(t) dt$$

$$= C \int_0^{\infty} V(t) dV = \frac{1}{2} C V_{DD}^2$$

$$I = C \frac{dV}{dt}$$



input 1 →

PMOS : on

$$E_C = \frac{1}{2} C V_{DD}^2$$

$$\int_0^{\infty} I_C(t) V_{DD} dt$$

انرژی مصرف شده توسط منبع تغذیه

$$= \int_0^{\infty} C \frac{dV}{dt} V_{DD} dt = C \int_0^{V_{DD}} V_{DD} dV$$

$$= C V_{DD}^2$$

← نصف انرژی مصرف شده توسط منبع تغذیه در بار خروجی (بقیه در شبکه است و تلف می شود) در PMOS تلف می شود

نصف دیگر انرژی تلف می شود به عنوان بار خروجی که در شبکه است و تلف می شود

input '0' → 1 NMOS: ON

ظرف لے ڈھانڈھن سٹور و صیغہ انٹری از شیخ محمد بنیامین  
نہ سٹور

$$P_{\text{switching}} = \frac{E}{T} = T f_{\text{sw}} \cdot C \cdot V_{\text{DD}}^2$$

$$f_{\text{sw}} = d \cdot f$$


activity factor  
ضرب فعالیت

$$\alpha = \bar{P}_i P_i$$


احتمال سیونگ ہو  $\bar{P}_i$       احتمال تھیں نہ ہو  $P_i$

$$P_i = 0.5$$


| نوع   | احتمال سیونگ ہو                 |
|-------|---------------------------------|
| AND2  | $P_A P_B$                       |
| AND3  | $P_A P_B P_C$                   |
| OR2   | $1 - \bar{P}_A \bar{P}_B$       |
| NAND2 | $1 - P_A P_B$                   |
| NOR2  | $\bar{P}_A \bar{P}_B$           |
| XOR2  | $P_A \bar{P}_B + \bar{P}_A P_B$ |



احتمال سیونگ ہو  $P_A = P_B = P_C = P_D = 0.5$








توضیحات: در این مدارها، توان مصرفی و تاخیر را برای هر ورودی و خروجی محاسبه کرده ایم. در مدار AND، توان مصرفی در هر ورودی  $P = \frac{3}{4}$  و  $P = \frac{1}{4}$  و در خروجی  $P = \frac{1}{16}$  است. تاخیرها نیز به همین ترتیب محاسبه شده است.

توجه: این مدارها در حالت پویا عمل می‌کنند.

روش‌های کاهش توان مصرفی: 1. clock gating 2. (Dynamic Voltage and Frequency Scaling) DVFS 3. multi power domain




clock gating: قطع کردن سیگنال ساعت در بخش‌های غیرفعال مدار.  
 DVFS: تغییر دینامیک ولتاژ و فرکانس برای کاهش مصرف انرژی.  
 multi power domain: تقسیم مدار به بخش‌های با ولتاژ و فرکانس متفاوت.

توضیحات: در مدارهای دیجیتال، توان مصرفی به دلیل شارژ و دشارژ کپاسیتانس‌ها و جریان‌های اشتباه (short-circuit current) و جریان‌های ایستایی (static current) به وجود می‌آید. برای کاهش این تلفات، روش‌های مختلفی مانند clock gating، DVFS و تقسیم به چندین پاور دامین استفاده می‌شود.

$P = V \cdot I$

$P_{static} = V \cdot ( I_{Sub} + I_{Gate} + I_{junc} + I_{contention} )$





طراحی و مربوط به توانی است که در خروجی ترانزیستور ها موجود است، جبرانی بین  
سرعت و درین به قرار است.


$I_{gate}$  : در اثر عبور حامل های بار از دری الکتریکی است هنگامی که ولتاژی  
در لایه اعمال می شود، این جریان می تواند به دو طریق به دره توانی  
از دی الکتریکی ایجاد می شود.

$I_{junc}$  : در اثر عبور جریان از پیوند های  $n-p$  بین سورس و درین و بین درین می شود.

روش های کاهش توان است : 1 Power Gating

2 multiple threshold voltage

3 Variable threshold voltage



: power Gating

multiple threshold Voltage : ترانزیستورها با ولتاژ آستانه پایین → روی مسیر فعلی استفاده می شود که سرعت مدار افزایش یابد.

ترانزیستورها با ولتاژ آستانه بالا → روی مسیرهای دیگر قرار می دهیم تا جریان  
نشی / کمتری داشته باشیم.


Variable threshold Voltage : (تعیین یوی (Dynamic) ولتاژ آستانه ترانزیستورها از طریق اعمال بار بین  
Voltage بین انجام می شود.




- 1 duty cycle
- 2 clock skew
- 3 jitter

clock skew: در مدارهای ترکیبی است که سیگنال‌ها توسط وسایل انتقال در زمان‌های مختلف به اجزای مختلف مدار می‌رسند به علت آن طول سیم ارتباطی متفاوت است و تغییرات در فرکانس باعث است

- 1 positive
- 2 Negative




positive: در این حالت رجیستر فرستنده داده به گیرنده زودتر از رجیستر مقصد دریافت می‌کند به عبارتی سیگنال‌ها در جهت غیر صحیح می‌آید است.



در این مثال CLK2 از CLK1 عقب می‌ماند ورودی عدد 1 توسط R1 نمونه‌برداری می‌شود و در لحظه 4 توسط R2 نمونه‌برداری می‌شود. برای این که سیگنال بین درجه‌های R2 و R1 انتقال یابد  $T > t_{eq} + t_{pd} + t_{su} - \delta$

در صورتی که  $T > t_{eq} + t_{pd} + t_{su} - \delta$  باشد، سیگنال در R2 قبل از این که در R1 ثبت شود، در R2 ثبت می‌شود. برای اجتناب از این مشکل لازم است که حداقل تأخیر از طریق رجیستر در مدار ترکیبی به اندازه‌ای باشد که ورودی رجیستر R2 برای hold time بعد از این  $\delta + t_{hold} < t_{ed Reg} + t_{ed logic}$

حاله نسبت دستم



: Negative


در این حالت به بالا و به CK2 قبل از CK1 اتفاق می افتد. در این بالا و به CK1 دوره یک حبه نمونه برداری می شود و به CK2 دوره یک حبه نمونه برداری می شود. مقدار Skew منفی در کارایی سیستم اثر منفی ندارد زیرا Skew زمان لازم برای انجام محاسبات را کاهش می دهد.

: jitter

دوره تناوب برای هر سیگنال نسبت به سیگنال قبلی آن همین است افزایش یا کاهش داشته باشد.

$$T_{n+1} - T_n = \phi$$

$$T_{n+1} = \text{دوره تناوب برای سیگنال } n+1$$



در شکل زیر دو مثال به طور ایده آل داریم 3 شروع و داریم 5 تاخیر در بین سیگنال ها داریم 2 jitter چون طول سیگنال است 3 تاخیر 3 تاخیر بقیه و هر دو سیگنال داریم 4 شروع شود. در نتیجه طول سیگنال لازم برای انجام محاسبات با افزایش jitter کاهش می یابد.

$$t_{clk} - 2 \text{ jitter} > t_{cq} + t_{pd} + t_{su}$$

unconstrained tree - 1 : Clock Distribution

K tree - 1 : balanced tree - 2 Network

H tree - 2




مبانی این که مقدمات سیستم تولید توزیع مدار به درستی کار کنند :

1) تقابل مدارات با فرکانس برابر باشد.

2) حالت‌های rise و fall لازم است مشخص شوند.

3) حالت‌های clock skew برای هر Function block مشخص و کنترل شود.



unconstrained tree

این روش در دسترس آسان است به کار می‌رود و معمولاً محدودیتی در تعداد بافرها در نظر نمی‌گیرد. در این روش سعی می‌شود احتمال تأخیر بین همه اشکال‌های مدار کاهش یابد. به دلیل محدودیت‌ها و وقفه‌های این روش معمولاً در مدارهای محاسباتی کوچک‌تر به‌کار می‌رود.



H-tree


این روش به دلیل ساختار متقارن مسیرها وجود دارد.

Defect : اصطلاح ناخواسته بین اجزای مدار به‌کار می‌رود و در طرح مورد نظر است. Defect های تکنولوژی ایجاد می‌شود.

Fault : ناسازگاری defect ها در سطح مدار

Error : خروجی ناسازگاری سیستم به دلیل Fault

Stuck at 1 : Single stuck at Fault



$a=1, b=1 \Rightarrow c=0$  انتظار اینو داریم

$a=0, b=1 \Rightarrow c=1$  انتظار اینو داریم





Subject

Date

NAND (prev)


| a | b | AND | NAND | Stuck at 0 | Stuck at 1 |
|---|---|-----|------|------------|------------|
| 0 | 0 | 0   | 1    | 0          | 1          |
| 0 | 1 | 0   | 1    | 0          | 1          |
| 1 | 0 | 0   | 1    | 0          | 1          |
| 1 | 1 | 1   | 0    | 0          | 1          |



① Fault modeling / Fault


② Test pattern generation / test pattern

③ Fault simulation / Fault coverage



Stuck at open / Stuck at close

Stuck at open / Stuck at close




close / open



BIOT - 2 Scanbased - 10 (DFT) Design For test



Build in self test



lfsr

Scan

linear feedback shift Register



Seed


Step

Q2 Q1 Q0

| Step | Q2 | Q1 | Q0 |
|------|----|----|----|
| 0    | 1  | 1  | 1  |
| 1    | 1  | 1  | 0  |
| 2    | 1  | 0  | 1  |
| 3    | 0  | 1  | 0  |
| 4    | 1  | 0  | 0  |
| 5    | 0  | 0  | 1  |
| 6    | 0  | 1  | 1  |
| 7    | 1  | 1  | 1  |

طراحی مدار

برای طراحی مدار باید مشخصات آن را بدانیم و در ادامه مشخصات آن را به دست آوریم.



$C = 108 \text{ fF}$

$V_{DD} = 2,5 \text{ V}$


$P_{dyn} = C V_{DD}^2 F_{sw} = 108 \text{ fF} \times (2,5)^2 \times (83,3 \text{ MHz})$

$= 56,3 \text{ } \mu\text{W}$

$f_{sw} = \frac{1}{60 \text{ ns}} = \frac{1}{12 \text{ ns}} = 83,3 \text{ MHz}$

مسئله اضافه: تعیین ضرایب انتقالی را با استفاده از فرمول

چگونه می توانیم طول ایستای تعیین کرد به چه صورت می باشد؟



مسئله NAND

$V_{DD} = 2,5 \text{ V}$

$k_n = 110 \text{ } \mu\text{A/V}^2$

$k_p = -30 \text{ } \mu\text{A/V}^2$

$V_{tn} = 0,43 \text{ V}$

$V_{tp} = -0,4 \text{ V}$

$V_{DD} - V_{tn} = 2,5 - 0,43$


$V_{Gasp} = 2,5 - 0,43 - 2,5 = -0,43 \text{ V}$

$V_{Gasn} = 2,5 - 0,43$

چون  $A=1$  و  $B=1$  باشد، اضرب عبور می دهد باید - این وضعیت را از طرف سیم



مثال: صافی تاخیر را در مدار زیر بررسی کنید. واندازه طاق و ورودی است ها را بررسی کنید.



$$N = 5$$

$$B = 4$$

$$G = \frac{4}{3} \times 1 \times \frac{7}{3} \times 1 \times 1 = \frac{28}{9}$$

$$H = \frac{C_{out}}{C_{in}} = \frac{85}{2} = 42,5$$

$$F = BGH = 528,89$$

$$D = NF^{\frac{1}{2}} + \sum P_i = 5 \times \sqrt{528,89} + (2 + 1 + 3 + 1 + 1) = 21,25$$

$$C_{in} = \frac{C_{out} \cdot g}{F}$$

$$F = \sqrt{528,89}$$

$$e \Rightarrow C_{in} = \frac{85 \text{ ff}}{3,505} = 24,25$$

$$d \Rightarrow C_{in} = \frac{24,25 \times 1 \times 4}{3,504} = 27,68$$


$$c \Rightarrow C_{in} = \frac{27,68 \times (\frac{7}{3})}{3,505} = 18,43$$

$$b \Rightarrow C_{in} = \frac{18,43 \times 1}{3,505} = 5,26 \text{ ff}$$

Subject

Date

مثال: تعیین فرکانس انتقال سیگنال



$$R_{nmos} = 10 \text{ k}\Omega$$


$$R_S \text{ AL} = 0.08 \text{ }\Omega/\square$$

$$L_{\text{gate}} = 100 \text{ nm}$$

$$W_{\text{gate}} = 1 \text{ }\mu\text{m}$$

$$t_{PHL} = ?$$

از مدل L برای مدل کردن سیم استفاده شود.



$$R = R_S \cdot \frac{L}{W} = 0.08 \times \frac{100 \text{ nm}}{1 \text{ }\mu\text{m}} = 8 \text{ k}\Omega$$

$$R_{\text{total}} = R_{\text{inverter}} + R_{\text{wire}} = 18 \text{ k}\Omega$$

$$t_{PHL} = 0.69 RC$$



1) Subject

Date

$$I_{DS} = 0, V_{GS} < V_{th} : \text{cut-off}$$

$$I_{DS} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th}) V_{DS} - \frac{1}{2} \mu_n C_{ox} \frac{W}{L} V_{DS}^2, V_{DS} < V_{GS} - V_{th}, V_{GS} > V_{th} : \text{linear}$$

$$I_{DS} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (1 + \lambda) (V_{GS} - V_{th})^2, V_{DS} > V_{GS} - V_{th}, V_{GS} > V_{th} : \text{Sat}$$

$$I_{DS} = 0, V_{GS} > V_{th} : \text{cut-off}$$

$$I_{DS} = \mu_p C_{ox} \frac{W}{L} ((V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2), V_{DS} > V_{GS} - V_{th}, V_{GS} < V_{th} : \text{linear}$$

$$I_{DS} = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} (1 + \lambda) (V_{GS} - V_{th})^2, V_{DS} < V_{GS} - V_{th}, V_{GS} < V_{th} : \text{Sat}$$

$$t_{rise} = t_{90\%} - t_{10\%}$$

$$t_{fall} = t_{90\%} - t_{10\%}$$

$$t_p = \frac{1}{2} (t_{PHL} + t_{PLH})$$

$$V_{OH} = V_{DD}, V_{IH} = \frac{V_{DD} + V_{TP} + \frac{k_n}{k_p} (2V_{out} - V_{th})}{1 + \frac{k_n}{k_p}}$$

$$V_{OL} = 0, V_{OH} = \frac{2V_{out} + V_{TP} - V_{DD} + \frac{k_n}{k_p} V_{th}}{1 + \frac{k_n}{k_p}}$$

$$V_{out} = V_{DD} - V_{th} : (d)$$

$$V_{out} = 0 : (0)$$

$$V_{out} = V_{DD} : (1)$$

$$V_{out} = |V_{TP}| : (0)$$

$$V_{th}/\beta, V_{DD}/\beta, t_{ox}/\beta$$

$$\frac{x_j}{\alpha}, \frac{w}{\alpha}, \frac{L}{\alpha}$$

$$C_{GDD} = C_{GSO} = C_{ox} \cdot w \cdot L \cdot D$$

$$C_{geb} = C_{ox} \cdot w \cdot L, C_{ges} = g_{ged} = 0 : \text{cut-off}$$

$$C_{ges} = C_{gcd} = \frac{1}{2} C_{ox} \cdot w \cdot L, C_{geb} = 0 : \text{linear}$$

$$C_{ges}^S = \frac{2}{3} C_{ox} \cdot w \cdot L, C_{gcd} = 0 : \text{sat}$$

$$C_{diff} = C_{bottom} + C_{sw} = C_j \cdot L_s \cdot w + C_{jsw} \cdot (2L_s + w)$$

$$R = R_s \cdot \frac{L}{w}, R_{ON} = k \cdot \frac{L}{w}, k = \frac{1}{\mu C_{ox} (V_{DD} - V_{th})}$$

$$P = V \cdot I$$

$$P_{static} = V \cdot (I_{sub} + I_{gate} + I_{junc} + I_{osntention})$$

Subject:

$$t_{clk} - 2 \text{ jitter} > t_{cq} + t_{pd} + t_{su}$$

$$T_{clk} > t_{cq} + t_{pd} + t_{su}$$

$$8 + t_{hold} < t_{cd Reg} + t_{cd logic}$$

$$C = \frac{\epsilon_{ins} \cdot \epsilon_0 \cdot A}{D}, \quad C = \epsilon \cdot \left[ \frac{w}{h} + 0.77 + 1.06 \left( \frac{w}{h} \right)^{0.25} + 1.06 \left( \frac{t}{h} \right)^{0.5} \right]$$

$$t_{PHL} = 0.69 RC$$

$$C_{Load} = C_{dbp1} + C_{wire} + C_{dbn1} + C_{gcp2} + C_{gcn2}$$

$$\frac{(V_{DD} - V_t)^2}{2} \quad V_B > V_{DD} - V_{th}$$

$$\left( \frac{V_{DD} - V_t - V_B}{2} \right) V_B \quad V_B < V_{DD} - V_{th}$$

$$\frac{2R}{k}, \text{ kc} \quad ; \text{ pmas} \quad \frac{R}{k}, \text{ kc} \quad ; \text{ nmas}$$

$$\tau_{Di} = \sum_{k=1}^5 C_k R_{ik} = C_1 R_{i1} + C_2 R_{i2} + \dots + C_4 R_{i4} + C_5 R_{i5}$$

$$R_{ik} = \sum R_j \quad (R_j \in \text{path}(s \rightarrow j) \cap \text{path}(s \rightarrow k))$$

$$d = \frac{\tau_{real}}{\alpha} \quad d = F + P = g \cdot h + P$$

$$\frac{1}{\omega} \frac{d}{dx} \frac{x}{2}$$

$$g_{(and)} = \frac{n+2}{3} \quad g_{(nor)} = \frac{(2n+1)}{3} \quad h = \frac{C_{out}}{C_{in}} \quad P = n$$

$$D = N \cdot F^{\frac{1}{N}} + \sum P_i \quad F = B \cdot G \cdot H$$

$$P(t) = I(t) \cdot V(t) \quad E = \int_0^T P(t) dt$$

$$\frac{n-k}{2} \times \frac{m+k}{2}$$

$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$

$$P_R(t) = \frac{V_R(t)^2}{R}$$

$$P_{VDD} = I_D(t) \cdot V_{DD}$$

$$E_e = \frac{1}{2} C V_{DD}^2$$

$$I = \frac{C dV}{dt}$$

$$P_{switching} = \frac{E}{T} = \frac{T f_{sw} \cdot C V_{DD}^2}{T}$$

$$F_{sw} = \alpha \cdot f$$

$$\alpha = \bar{P}_i \cdot P_i$$

$$P_{dyn} = C V_{DD}^2 P_{sw}$$

$$\text{AND}_2 = P_A P_B$$

$$\text{AND}_3 = P_A P_B P_C$$

$$\text{OR}_2 = 1 - \bar{P}_A \bar{P}_B$$

$$\text{NAND}_2 = 1 - P_A P_B$$

s.a.m

$$\text{NOR}_2 = P_A \bar{P}_B$$

$$\text{XOR}_2 = P_A \bar{P}_B + \bar{P}_A P_B$$